JPH0139305B2 - - Google Patents
Info
- Publication number
- JPH0139305B2 JPH0139305B2 JP56011278A JP1127881A JPH0139305B2 JP H0139305 B2 JPH0139305 B2 JP H0139305B2 JP 56011278 A JP56011278 A JP 56011278A JP 1127881 A JP1127881 A JP 1127881A JP H0139305 B2 JPH0139305 B2 JP H0139305B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- capacitor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Conversion In General (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明はリツプル除去効果を高めるようにした
リツプルフイルター回路に関する。
リツプルフイルター回路に関する。
従来より、電源電圧のリツプルを除去するため
のリツプルフイルター回路として第１図に示すも
のが知られている。この回路は、入力電圧VINを
トランジスタQ1のエミツタ及び電流源１に加え、
この電流源１の電流を平滑用コンデンサＣに加え
て、その端子電圧で差動構成されたトランジスタ
Q2，Q3の一方のトランジスタQ2を制御し、これ
によりこのトランジスタQ2の電流即ちトランジ
スタQ1のベース電流を制御して、そのコレクタ
よりリツプルの除去された出力電圧VOUTを得る
ようにしたものである。この回路によれば、入力
電圧を直接コンデンサＣに加えて平滑する場合に
比べて、コンデンサの容量をトランジスタの１／
hfeにすることができるので、大容量のコンデン
サを使用することなくリツプルを有効に除去する
ことができる。しかしながら入力電圧VINのリツ
プル成分のレベルが大きくなつた場合は、完全に
除去することができず、出力電圧VOUTにリツプ
ル成分が残ることがある。これを防ぐには、第１
図と同一構成のリツプルフイルター回路を２段直
列接続して、前段の回路で除去できなかつたリツ
プル成分を後段の回路で除去するようにする方法
が考えられる。しかしながらこの方法はコンデン
サＣを２個必要とするため、IC化する場合にコ
ンデンサの外付けピン数が増えることになる。
のリツプルフイルター回路として第１図に示すも
のが知られている。この回路は、入力電圧VINを
トランジスタQ1のエミツタ及び電流源１に加え、
この電流源１の電流を平滑用コンデンサＣに加え
て、その端子電圧で差動構成されたトランジスタ
Q2，Q3の一方のトランジスタQ2を制御し、これ
によりこのトランジスタQ2の電流即ちトランジ
スタQ1のベース電流を制御して、そのコレクタ
よりリツプルの除去された出力電圧VOUTを得る
ようにしたものである。この回路によれば、入力
電圧を直接コンデンサＣに加えて平滑する場合に
比べて、コンデンサの容量をトランジスタの１／
hfeにすることができるので、大容量のコンデン
サを使用することなくリツプルを有効に除去する
ことができる。しかしながら入力電圧VINのリツ
プル成分のレベルが大きくなつた場合は、完全に
除去することができず、出力電圧VOUTにリツプ
ル成分が残ることがある。これを防ぐには、第１
図と同一構成のリツプルフイルター回路を２段直
列接続して、前段の回路で除去できなかつたリツ
プル成分を後段の回路で除去するようにする方法
が考えられる。しかしながらこの方法はコンデン
サＣを２個必要とするため、IC化する場合にコ
ンデンサの外付けピン数が増えることになる。
本発明は上記の問題を解決するためのもので、
以下本発明の実施例を第２図と共に説明する。
以下本発明の実施例を第２図と共に説明する。
第２図の実施例においては、差動構成されたト
ランジスタQ2，Q3とトランジスタQ1との回路に
さらに差動構成されたトランジスタQ5，Q6とト
ランジスタQ4とから成る回路を接続し、トラン
ジスタQ2，Q5を共通の１個のコンデンサＣの電
圧VCで制御するようにしている。またトランジ
スタQ3のベースは抵抗R1を介してエミツタに接
続されると共に、抵抗R2を介してコレクタとト
ランジスタQ1のコレクタとに接続されている。
この接続点はまた抵抗R3を介してトランジスタ
Q5のコレクタに接続されている。尚、R1，R2の
値は例えばR1＝10KΩ、R2＝3KΩである。またト
ランジスタQ4を起動するためのトランジスタQ7
が設けられ、そのベース電圧を抵抗R4及びダイ
オードD1，D2で規定している。このトランジス
タQ7を設けない場合は次のような不都合が生じ
る。
ランジスタQ2，Q3とトランジスタQ1との回路に
さらに差動構成されたトランジスタQ5，Q6とト
ランジスタQ4とから成る回路を接続し、トラン
ジスタQ2，Q5を共通の１個のコンデンサＣの電
圧VCで制御するようにしている。またトランジ
スタQ3のベースは抵抗R1を介してエミツタに接
続されると共に、抵抗R2を介してコレクタとト
ランジスタQ1のコレクタとに接続されている。
この接続点はまた抵抗R3を介してトランジスタ
Q5のコレクタに接続されている。尚、R1，R2の
値は例えばR1＝10KΩ、R2＝3KΩである。またト
ランジスタQ4を起動するためのトランジスタQ7
が設けられ、そのベース電圧を抵抗R4及びダイ
オードD1，D2で規定している。このトランジス
タQ7を設けない場合は次のような不都合が生じ
る。
すなわち、トランジスタQ2，Q5はNPN形トラ
ンジスタであるが、これらのNPN形の３層は基
板から独立して形成されているのではなく、Ｐ形
基板の上にＮ形のコレクタを形成し、この上にＰ
形（ベース）とＮ形（エミツタ）とを順番に形成
して構成されている。したがつて、トランジスタ
Q2，Q5を構成する層は基板を含めるとNPNPの
４層である。このような構成により、Ｐ形基板を
コレクタ、つぎのＮ形をベース、その上のＰ形を
エミツタとする寄生トランジスタがトランジスタ
Q2，Q5に形成され得るようになつている。この
ため、トランジスタQ1，Q4がオフの状態でトラ
ンジスタQ2，Q5のベースに電圧Vcが加えられる
と、トランジスタQ2はコレクタ電位があるため
問題はないが、トランジスタQ5はコレクタ電位
がないため、このコレクタ側に仮想線で示すよう
なPNP形の寄生トランジスタQ8が形成される。
したがつて、この寄生トランジスタQ8のために
トランジスタQ5がオンせずトランジスタQ4が導
通しないことがある。これを防ぐために本実施例
では、トランジスタQ7を設けてそのエミツタか
らトランジスタQ5のコレクタに所定の電圧を与
えるようにして、寄生トランジスタQ8が形成さ
れないようにしている。
ンジスタであるが、これらのNPN形の３層は基
板から独立して形成されているのではなく、Ｐ形
基板の上にＮ形のコレクタを形成し、この上にＰ
形（ベース）とＮ形（エミツタ）とを順番に形成
して構成されている。したがつて、トランジスタ
Q2，Q5を構成する層は基板を含めるとNPNPの
４層である。このような構成により、Ｐ形基板を
コレクタ、つぎのＮ形をベース、その上のＰ形を
エミツタとする寄生トランジスタがトランジスタ
Q2，Q5に形成され得るようになつている。この
ため、トランジスタQ1，Q4がオフの状態でトラ
ンジスタQ2，Q5のベースに電圧Vcが加えられる
と、トランジスタQ2はコレクタ電位があるため
問題はないが、トランジスタQ5はコレクタ電位
がないため、このコレクタ側に仮想線で示すよう
なPNP形の寄生トランジスタQ8が形成される。
したがつて、この寄生トランジスタQ8のために
トランジスタQ5がオンせずトランジスタQ4が導
通しないことがある。これを防ぐために本実施例
では、トランジスタQ7を設けてそのエミツタか
らトランジスタQ5のコレクタに所定の電圧を与
えるようにして、寄生トランジスタQ8が形成さ
れないようにしている。
上記第２図の構成によれば、コンデンサＣの電
圧VcによりトランジスタQ2が動作されてトラン
ジスタQ1が制御され、これによつてこのトラン
ジスタQ1のコレクタ側にリツプルの除去された
電圧が得られる。このとき抵抗R2の両端電圧VR2
は、トランジスタQ3のベース・エミツタ間電圧
をVBEとすれば、 VR2＝VBE×R2／R1 となる。トランジスタQ1のコレクタ電圧、即ち
トランジスタQ4のエミツタ電圧は電圧VcにVR2
が加えられたVc＋VR2となる。一方、電圧Vcは
トランジスタQ5に加えられてこれを動作させる。
このときトランジスタQ6のベース、即ちトラン
ジスタQ4のコレクタに電圧Vcが現われる。従つ
て、このトランジスタQ4のエミツタ側とコレク
タ側とでVR2の電位差が生じ、この電位差によつ
てトランジスタQ4はトランジスタQ5で制御され
ながら電流を流す。これによつてトランジスタ
Q1の出力に残存するリツプル成分が除去され、
完全に平滑された出力電圧VOUTを得ることがで
きる。
圧VcによりトランジスタQ2が動作されてトラン
ジスタQ1が制御され、これによつてこのトラン
ジスタQ1のコレクタ側にリツプルの除去された
電圧が得られる。このとき抵抗R2の両端電圧VR2
は、トランジスタQ3のベース・エミツタ間電圧
をVBEとすれば、 VR2＝VBE×R2／R1 となる。トランジスタQ1のコレクタ電圧、即ち
トランジスタQ4のエミツタ電圧は電圧VcにVR2
が加えられたVc＋VR2となる。一方、電圧Vcは
トランジスタQ5に加えられてこれを動作させる。
このときトランジスタQ6のベース、即ちトラン
ジスタQ4のコレクタに電圧Vcが現われる。従つ
て、このトランジスタQ4のエミツタ側とコレク
タ側とでVR2の電位差が生じ、この電位差によつ
てトランジスタQ4はトランジスタQ5で制御され
ながら電流を流す。これによつてトランジスタ
Q1の出力に残存するリツプル成分が除去され、
完全に平滑された出力電圧VOUTを得ることがで
きる。
以上述べたように本発明は、入力端子と出力端
子との間に直列接続された第１及び第２のトラン
ジスタ（例えばQ1、Q4）と、入力電圧を平滑す
るコンデンサと、差動構成された第３及び第４の
トランジスタ（例えばQ2、Q3）と、差動構成さ
れた第５及び第６のトランジスタ（例えばQ5、
Q6）とを設け、上記コンデンサの電圧により上
記第３及び第５のトランジスタを動作させて、上
記第３のトランジスタにより上記第１のトランジ
スタを制御すると共に上記第５のトランジスタに
より上記第２のトランジスタを制御するように成
し、上記第４のトランジスタのコレクタと上記第
１及び第２のトランジスタの接続点とを接続する
と共に上記第４のトランジスタのベース・エミツ
タ間とベース・コレクタ間に第１の抵抗と第２の
抵抗をそれぞれ接続することにより上記第４のト
ランジスタのコレクタに上記コンデンサの電圧
（例えばVc）より高い電圧（例えばVc＋VR2）を
得るように成し、上記第６のトランジスタから上
記コンデンサの電圧と略等しい電圧を得てこの電
圧を上記第２のトランジスタの出力点の電圧とし
たことを特徴とするリツプルフイルター回路に係
るものである。
子との間に直列接続された第１及び第２のトラン
ジスタ（例えばQ1、Q4）と、入力電圧を平滑す
るコンデンサと、差動構成された第３及び第４の
トランジスタ（例えばQ2、Q3）と、差動構成さ
れた第５及び第６のトランジスタ（例えばQ5、
Q6）とを設け、上記コンデンサの電圧により上
記第３及び第５のトランジスタを動作させて、上
記第３のトランジスタにより上記第１のトランジ
スタを制御すると共に上記第５のトランジスタに
より上記第２のトランジスタを制御するように成
し、上記第４のトランジスタのコレクタと上記第
１及び第２のトランジスタの接続点とを接続する
と共に上記第４のトランジスタのベース・エミツ
タ間とベース・コレクタ間に第１の抵抗と第２の
抵抗をそれぞれ接続することにより上記第４のト
ランジスタのコレクタに上記コンデンサの電圧
（例えばVc）より高い電圧（例えばVc＋VR2）を
得るように成し、上記第６のトランジスタから上
記コンデンサの電圧と略等しい電圧を得てこの電
圧を上記第２のトランジスタの出力点の電圧とし
たことを特徴とするリツプルフイルター回路に係
るものである。
従つて本発明によれば、第１図のリツプルフイ
ルター回路を２段（又は３段以上でもよい）接続
してリツプル除去効果を上げる場合に、コンデン
サを１個設けるだけでよいので、IC化する場合
に有利となる。
ルター回路を２段（又は３段以上でもよい）接続
してリツプル除去効果を上げる場合に、コンデン
サを１個設けるだけでよいので、IC化する場合
に有利となる。
第１図は従来のリツプルフイルター回路の回路
図、第２図は本発明の実施例を示す回路図であ
る。 なお図面に用いられている符号において、Ｃ…
…平滑用コンデンサ、Q1〜Q6……トランジスタ、
R1，R2……抵抗である。
図、第２図は本発明の実施例を示す回路図であ
る。 なお図面に用いられている符号において、Ｃ…
…平滑用コンデンサ、Q1〜Q6……トランジスタ、
R1，R2……抵抗である。
Claims (1)
- １ 入力端子と出力端子との間に直列接続された
第１及び第２のトランジスタと、入力電圧を平滑
するコンデンサと、差動構成された第３及び第４
のトランジスタと、差動構成された第５及び第６
のトランジスタとを設け、上記コンデンサの電圧
により上記第３及び第５のトランジスタを動作さ
せて、上記第３のトランジスタにより上記第１の
トランジスタを制御すると共に上記第５のトラン
ジスタにより上記第２のトランジスタを制御する
ように成し、上記第４のトランジスタのコレクタ
と上記第１及び第２のトランジスタの接続点とを
接続すると共に上記第４のトランジスタのベー
ス・エミツタ間とベース・コレクタ間に第１の抵
抗と第２の抵抗をそれぞれ接続することにより上
記第４のトランジスタのコレクタに上記コンデン
サの電圧より高い電圧を得るように成し、上記第
６のトランジスタから上記コンデンサの電圧と略
等しい電圧を得てこの電圧を上記第２のトランジ
スタの出力点の電圧としたことを特徴とするリツ
プルフイルター回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56011278A JPS57126239A (en) | 1981-01-28 | 1981-01-28 | Ripple filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56011278A JPS57126239A (en) | 1981-01-28 | 1981-01-28 | Ripple filter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57126239A JPS57126239A (en) | 1982-08-05 |
| JPH0139305B2 true JPH0139305B2 (ja) | 1989-08-21 |
Family
ID=11773515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56011278A Granted JPS57126239A (en) | 1981-01-28 | 1981-01-28 | Ripple filter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57126239A (ja) |
-
1981
- 1981-01-28 JP JP56011278A patent/JPS57126239A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57126239A (en) | 1982-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6121032B2 (ja) | ||
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JPS6357808B2 (ja) | ||
| JP2735524B2 (ja) | リップルフィルタ | |
| JPS635433Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JPS6160603B2 (ja) | ||
| JPS6316285Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6119135B2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JPH0620178Y2 (ja) | 定電流源回路 | |
| JPS61167338A (ja) | 急速放電回路 | |
| JPS6043682B2 (ja) | 信号増幅器 | |
| JPS6130325Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPS6167117A (ja) | 低電圧バイアス回路 | |
| JPH0451094B2 (ja) | ||
| JPH057887B2 (ja) | ||
| JPS603726A (ja) | 基準電源 | |
| JPH0312482B2 (ja) | ||
| JPS63101766A (ja) | 電圧比較回路 |