JPH0140932B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ｙ＝ｆ（ｘ）なる関数として相互に
関連し、かつ特に高速度で変化する２種類の信号
を、Ｘ−Ｙ表示又はＸ−Ｙ記録するために一旦メ
モリに記憶するＸ−Ｙ表示・記録用記憶装置に関
するものである。

この種の装置は、Ｂ−Ｈ曲線、材料の荷重特性
等、特に単発的に得られる特性曲線をくり返しブ
ラウン管上に表示したり、低速で記録計又はプリ
ンタに記録することを可能にし、第１図はその従
来の回路構成例を示す。即ち同図においてＸ軸及
びＹ軸入力信号はＡ／Ｄコンバータ１，２におい
てそれぞれデイジタル化され、クロツク発生器９
で発生される書込みクロツクによりメモリ３，４
にそれぞれ書込まれる。この書込みクロツクは同
時にカウンタ５により計数され、メモリ３，４の
容量例えば4096ワードに対応する計数値4096に達
すると、書込み完了信号を発生してフリツプフロ
ツプ６の出力を反転させる。この反転出力により
メモリ３，４は書込みモードから読出しモードに
変わり、書込まれたデータはメモリ３，４内に保
持される。そしてクロツク発生器９から再生用の
パルス間隔の読出しクロツクが発生されると、メ
モリ３，４からそれぞれ読出された信号は、Ｄ／
Ａコンバータ７，８によりアナログ化され、２チ
ヤネルの時間表示・記録或はＸ−Ｙ表示・記録が
可能となる。

しかしながら、第２図に示すようにメモリ３，
４の１ワードに対するサンプリングタイム即ち書
込みクロツクΔtは常に同じパルス間隔であり、
しかも途中で止める回路がないためにトリガー信
号により書込みが開始されると、入力信号とは無
関係に所定時間が経過したとき、即ちメモリ３，
４の全アドレスが記憶し終ると書込み完了信号を
発生して読出しモードに変る。一方Ｘ−Ｙ表示・
記録の場合、現象は通常時間と無関係に変化し、
したがつて例えば第３及び４図のように、時間に
対してＸ軸及びＹ軸の入力信号が変化しない場
合、表示・記録面では単に点Ｐを指示するためだ
けに全アドレスを空費する結果になる。即ち従来
の書込み方式では、入力信号がほとんど又は完全
に変化しない状態でも逐次メモリの書込みが行わ
れ、メモリが無駄に書込まれる分だけ記憶される
データ量が削減されていた。

よつて本発明は、冒頭に述べた記憶装置におい
てメモリ容量を有効に利用可能にすることを目的
としている。

次に本発明を第６〜９図に示す実施例を基に説
明する。

第６図は本発明による記憶装置の基本的な回路
構成例を示すもので、第１図におけるＡ／Ｄコン
バータ２の出力側及びクロツク発生器９間に、比
較回路１０と、アツプダウンカウンタ１１と、ク
ロツクパルス及びカウンタ１１の制御回路（ナン
ドゲート１２〜１４、及びインバータ１５）とが
付加されている。そして比較回路１０は、Ａ／Ｄ
コンバータ２のデイジタルの出力信号Ａとアツプ
ダウンカウンタ１１の計数値Ｂとを比較し、両比
較入力Ａ，Ｂの平衡Ａ＝Ｂ並びに不平衡Ａ＞Ｂ又
はＡ＜Ｂを判別して、対応する出力端子に「Ｈ」
レベル信号を発生する。

Ａ／Ｄコンバータ２においてＸ軸入力信号に対
応して生じた出力信号Ａが、比較回路１０におい
てＡ＞Ｂと判別されて対応する出力端子に「Ｈ」
レベルの信号が生じると、ナンドゲート１２及び
１４が開くように制御される。したがつてナンド
ゲート１４を通過したクロツクパルスは、書込み
クロツクＫとして利用するためにメモリ３，４に
供給されると共にナンドゲート１２を通つてアツ
プダウンカウンタ１１をアツプカウントさせる。
これにより、比較回路１０において比較入力が平
衡すると即ちＡ＝Ｂとなると、ナンドゲート１４
が閉じて、比較回路１０は平衡状態に留まると共
に書込みクロツクＫの供給も停止する。出力信号
Ａがさらにレベルアツプすると、書込みクロツク
Ｋを発生させつつアツプダウンカウンタ１１は、
さらに計数値を増加させて平衡状態になる。出力
信号Ａがレベルダウンすると、Ａ＜Ｂとなつてナ
ンドゲート１３及び１４が開くように制御され
る。そして同様に書込みクロツクＫを発生させる
と共にアツプダウンカウンタ１１をダウンカウン
トさせることによりこれが平衡すると、ナンドゲ
ート１４が閉じる。即ちＸ軸入力信号が一定レベ
ルに留まる間は書込みクロツクＫは発生せず、そ
の単位変化量ごとに書込みクロツクＫが発生し
て、メモリ３，４の書込みが逐次行われ、これら
の記憶容量が全部満たされた時点でカウンタ５か
ら書込み完了信号が発せられる。

記憶データの再生に際しては、メモリ３，４へ
共通の再生に適した一定パルス間隔の読出しクロ
ツクを加えることにより、Ｄ／Ａコンバータ８か
らは変数としてのアナログのＸ軸信号が発生さ
れ、Ｄ／Ａコンバータ７からは対応する関数とし
てのアナログのＹ軸信号が発生される。

メモリ３，４の容量は、Ｘ軸及びＹ軸信号が第
７図に示すように反転することを考慮に入れて、
Ａ／Ｄコンバータ１，２の分解能即ちＸ軸及びＹ
軸のそれぞれのフルスケールよりも十分大きく設
定しておくのが好ましい。

尚、第８図に示すようにＸ軸信号が変化しない
にも拘わらずＹ軸信号が変化する特殊な現象を入
力とする場合には、第９図に示す如く第６図の付
加回路10〜15に対応する付加回路１０′〜１５′を
Ａ／Ｄコンバータの出力側にも設け、それぞれの
書込みクロツクｋ，k′のオアゲート１６による論
理和を実際の書込みクロツクＫとする。即ち第８
図においてＹ軸信号A′のみが変化する場合、Ａ
＝Ｂによりナンドゲート１５は閉じているが
A′＞B′によりＹ軸信号の書込みクロツクk′によ
る書込みが行われ、この間メモリ４には同じレベ
ルのＸ軸信号が逐次記憶されるが、メモリ３には
漸増するＹ軸信号が記憶される。

以上の説明から明らかなように、Ｘ−Ｙ表示或
は記録において、両入力信号のいずれか一方又は
両方が変化しないときはメモリの書込みが行われ
ないことにより、Ｘ−Ｙ表示・記録にとつて無駄
なメモリの使用が回避され、記憶容量を有効に利
用し得るようになる。また信号変化の遅速に無関
係に均一な濃さの表示・記録が可能となる。

【図面の簡単な説明】

第１図は本発明に対応する従来の回路構成、第
２〜５図はその動作説明図、第６図及び第９図は
それぞれ本発明による実施例の第１及び第２の回
路構成例、第７図及び第８図はそれぞれ第６図及
び第９図による回路構成例の動作説明図である。 １２〜１５，１２′〜１５′：制御回路。

Claims (1)

【特許請求の範囲】
1. １ 相互に関連する２種類の信号をデイジタル化
   してそれぞれメモリに記憶するように構成された
   Ｘ−Ｙ表示・記録用記憶装置において、前記それ
   ぞれのメモリの共通の書込みクロツクとして利用
   されるクロツクパルスを入力とするアツプダウン
   カウンタと、デイジタル化された前記信号Ａ及び
   前記カウンタの計数値Ｂの両比較入力Ａ，Ｂの平
   衡Ａ＝Ｂ及び不平衡Ａ＞Ｂ又はＡ＜Ｂを判別する
   比較回路と、前記カウンタをＡ＞Ｂのときにアツ
   プカウントそしてＡ＜Ｂのときにダウンカウント
   させ、Ａ＝Ｂのときは前記それぞれのメモリへの
   前記書込みクロツクの供給を停止する制御回路と
   をデイジタル化された前記両信号用又はいずれか
   一方の信号用に設けたことを特徴とするＸ−Ｙ表
   示・記録用記憶装置。