JPH0141029B2 - - Google Patents

Info

Publication number
JPH0141029B2
JPH0141029B2 JP57198735A JP19873582A JPH0141029B2 JP H0141029 B2 JPH0141029 B2 JP H0141029B2 JP 57198735 A JP57198735 A JP 57198735A JP 19873582 A JP19873582 A JP 19873582A JP H0141029 B2 JPH0141029 B2 JP H0141029B2
Authority
JP
Japan
Prior art keywords
tape
holes
finger
sprocket
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57198735A
Other languages
English (en)
Other versions
JPS5988859A (ja
Inventor
Hide Myazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP57198735A priority Critical patent/JPS5988859A/ja
Priority to GB08329760A priority patent/GB2130791A/en
Priority to US06/550,380 priority patent/US4564582A/en
Publication of JPS5988859A publication Critical patent/JPS5988859A/ja
Priority to US06/626,197 priority patent/US4587185A/en
Publication of JPH0141029B2 publication Critical patent/JPH0141029B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路(IC)素子用リード
線を供給するためのキヤリヤテープの製造方法に
関するものである。
IC素子上の電極と外部リードとの接続はワイ
ヤーボンデイングで行なうのが一般的であるが、
近年IC素子の実装を自動化するため第1図に示
すようなキヤリヤテープを用いるようになつてき
た。
このキヤリヤテープ1は200μ程度又はこれ以
下の厚さの銅、鉄、鉄−ニツケル合金等の金属箔
テープの両縁部にスプロケツト孔2と中央部に複
数の微細リード3の集合体であるフインガーリー
ドを長手方向に多数組連続的に形成し、必要に応
じて表面を金、錫等で被覆したもので、このフイ
ンガーのインナーリードをIC素子上の電極に重
ね合せて一括ボンデイングする方法で多数のIC
素子を前記テープに取付けておき、次いでアウタ
ーリードを一括切断して所要の外部リードに接続
するように使用される。その際、スプロケツト孔
2は上記一括ボンデイングと一括切断の際の位置
合せに用いられる。
このようなキヤリヤテープの製造には加工精度
が優れているフオツトエツチング手段が用いられ
るが、テープ厚が通常の素材に比べて極めて薄
く、特別の配慮が必要である。例えば通常の素材
の場合、先ずスプロケツト孔を設け、これをテー
プ送りと露光位置合せに用いることができるが、
金属箔テープに、この方法を適用するとスプロケ
ツト孔が変形してIC素子の一括ボンデイングを
正確に行なうことができなくなる。このため金属
箔テープの送りをピンチローラーで行なうように
していた。ところが、この方法によると折角精密
パターンで露光したフオトレジストをローラで押
すため、潜像パターンが変形し、現像したとき所
要のスプロケツト孔及びフインガーリード用のパ
ターンも変形してしまう欠点があつた。このよう
な欠点を解消するには米国特許第4227983号に記
載の方法のように、所要のキヤリヤテープ幅より
広幅の金属箔テープを素材とし、余白部をグリツ
プローラーで挾んで送るようにすれば良い。しか
しながらフオトレジストを塗布した金属箔テープ
に連続的に露光する場合、位置決めをグリツプロ
ーラーの送りとローラーガイドで行なうとスプロ
ケツト孔及びフインガーリードを1組とする各組
間で距離の不揃いや、方向の不揃いが生じ易い。
この欠点を解決するため本発明者は前記余白部
にプレス打抜きで一定間隔の貫通孔を形成してお
き、この貫通孔を用いて露光位置合せするように
したキヤリヤテープの製造方法を提案している
(特願昭57−171178号及び特願昭57−171179号)。
この提案の方法によりグリツプローラー方式に比
べてパターン各組間の距離の不揃い及び方向の不
揃いが格段に改善された。
一方、インナーリードとIC素子上の電極を一
括ボンデイングする装置は種々考案されている
(例えば特公昭53−12790号、特開昭54−11664号)
が、インナーリードと電極との位置合せに1組以
上離れたスプロケツト孔を用いる方式が一般的で
ある。これは一括ボンデイングのためのボンデイ
ングシールと位置合せシールを同一線上に配置す
るのが機構上困難なためである。
ところが通常の露光方法で製造したキヤリヤテ
ープは上記ボンデイング装置に適合しないことが
判明した。例えば露光に際して第2図Aに示すよ
うなスプロケツト孔用パターン4及びフインガー
リード用パターン(図では簡単に開孔パターンと
して描いてある)5を3組配置したフオトマスク
6を用いて、第2図Bに示すようなスプロケツト
孔21,22…及びフインガーリード31,32
…が多数組連続的に形成されたキヤリヤテープ1
を得ることができる。しかし、このキヤリヤテー
プ1の露光区域イのフインガーリード31をスプ
ロケツト孔22又は23で位置合せする場合には
問題が無いが、露光区域イのフインガーリード3
3を露光区域ロのスプロケツト孔24又は25で
位置合せするとインナーリードと電極の重ね合せ
に位置ずれが生じる。
この原因は露光1バツチ毎の送り距離がばらつ
いているためと考えられる。即ち露光時の位置合
せは、前記特願昭57−17118号及び特願昭57−
17119号に記載したように、キヤリヤテープ1の
両縁部にはみ出た図示しない余白部に設けた貫通
孔によつて行なうのであるが、この貫通孔はプレ
ス打抜きで形成しており、結局プレス打抜きの精
度が露光1バツチ毎の送り精度を規定することに
なる。しかしながらプレスの精度は±30μ程度で
あり、このままではフインガーリードとIC素子
の位置を正確に合わせることは殆んど不可能であ
る。そこで位置ずれによるボンデイング不良の頻
度を減少するにはフオトマスクのパターン組数を
できるだけ多くすれば良いが、露光区域の大きさ
さに限度があり、一定の頻度でボンデイング不良
が発生することは避けられない。
本発明は、このような上記の事情に鑑みてなさ
れたもので、一括ボンデイング時の位置ずれによ
る不良を解消するため所要のテープ幅より広い金
属箔テープの両縁部にプレス打抜きで一定間隔の
貫通孔を形成する工程と、この貫通孔を用いて位
置合せをしてスプロケツト孔用パターン及びフイ
ンガーリード用パターンを両面露光する工程とを
含み、この露光マスクとしてスプロケツト孔用パ
ターンとフインガーリード用パターンを互いに少
なくとも1組分ずらせてあるフオトマスクを用い
るようにしたものである。以下本発明の一実施例
を図面により詳細に説明する。
第3図は本発明のキヤリヤテープの製造方法の
一実施例を示す説明図でA図は本発明を使用する
フオトマスクを、B図は同じくこのフオトマスク
による露光工程を示す説明図である。図に示すよ
うにフオトマスク7は2組分のスプロケツト孔用
パターン4とフインガーリード用パターン(図で
は簡単に開孔パターンとして描いてある)5を互
いに1組分ずらせて配置してある。勿論このよう
なフオトマスク7は従来のフオトマスク6(第2
図A参照)と全く同様に製作し得る。一方所要の
テープ幅より広い金属箔テープの両縁部にプレス
打抜きで一定間隔の貫通孔を形成し、かつ両面に
フオトレジストを塗布されたテープに、この貫通
孔を用いてフオトマスク7によりパターン2組分
づつ送りながら両面露光すれば第3図Bに示すよ
うに従来のキヤリヤテープと殆んど同様のキヤリ
ヤテープ8が得られる。このキヤリヤテープ8に
よればフインガーリード31,32,33…の位
置合せを、それぞれスプロケツト孔22,23,
24…で行なうため、フインガーリードと位置合
せに用いるスプロケツト孔は同時に露光されてい
るので距離は常に一定であり、露光区域ハからニ
への送り距離の変化から全く影響を受けない。
上記実施例は、フインガーリードの位置合せを
1組隣りのスプロケツト孔で行なうのに適したキ
ヤリヤテープ製造の場合であるが、2組隣りで位
置合せする場合は第4図Aに示すようなフオトマ
スク9を用いればよい。このマスク9はフインガ
ーリード用パターンとスプロケツト孔用パターン
を2組分ずらせて配置してあり、露光は1組分ず
つ送りながら行なう。したがつて第4図Bに示す
ように得られるキヤリヤテープ10によれば露光
区域ホ,ヘ,ト内でのフインガーリードとスプロ
ケツト孔の距離は常に一定であり、露光区域ホ乃
至ヘ,ヘ乃至ト間で前記距離が変動しても一括ボ
ンデイングに何ら支障はない。
なお、第3図、第4図はフインガーリード用パ
ターン及びスプロケツト孔用パターンが3組分収
容できる大きさのフオトマスクの場合であるが、
本発明はこれに限定されるものでないことは云う
までもない。又、キヤリヤテープを複数本同時に
得る場合は、キヤリヤテープ複数本分の幅より広
い金属箔テープを素材に用いるが、フオトマスク
もそれに応じて複数本分のパターンを配置したも
のとすればよい。
以上詳細に説明したように、本発明によればフ
インガーリードとIC素子の位置合せに1組以上
離れたスプロケツト孔を用いる方式の一括ボンデ
イング装置に適したキヤリヤテープを製造するこ
とができる上、キヤリヤテープにおけるフインガ
ーリードと位置合せに用いるスプロケツト孔との
距離のバラツキを±10μ以下にすることができる
ので、インナーリードと電極との位置ずれによる
ボンデイング不良は回避され、材料の歩留りが向
上すると共に組立てコストの低減に寄与できる効
果がある。
【図面の簡単な説明】
第1図はキヤリヤテープの説明図、第2図は従
来によるキヤリヤテープの製造方法を示し、A図
はそのフオトマスクB図はそのフオトマスクによ
る露光工程の説明図、第3図、第4図はそれぞれ
本発明キヤリヤテープの製造方法の一実施例を示
し、A図はそのフオトマスク、B図はそのフオト
マスクによる露光工程の説明図である。 1……キヤリヤテープ、2……スプロケツト
孔、3……フインガーリード、4……スプロケツ
ト孔用パターン、5……フインガーリード用パタ
ーン、7,9……フオトマスク、8,10……キ
ヤリヤテープ、21,22………25……スプロ
ケツト孔、31,32………35……フインガー
リード。

Claims (1)

    【特許請求の範囲】
  1. 1 テープの両縁部にスプロケツト孔を、中央部
    にフインガーリードをテープの長手方向に多数組
    連続的に形成したキヤリヤテープを所要のテープ
    幅より広い金属箔テープからフオトエツチングに
    より製造する方法において、前記金属箔テープの
    両縁部にプレス打抜きで一定間隔の貫通孔を形成
    する工程と、この貫通孔を用いて位置合せをして
    スプロケツト孔用パターン及びフインガーリード
    用パターンを両面露光する工程とを含み、その露
    光マスクとしてスプロケツト孔用パターンとフイ
    ンガーリード用パターンを互いに少なくとも1組
    分ずらせてあるフオトマスクを用いることを特徴
    とするキヤリヤテープの製造方法。
JP57198735A 1982-11-12 1982-11-12 キヤリヤテ−プの製造方法 Granted JPS5988859A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57198735A JPS5988859A (ja) 1982-11-12 1982-11-12 キヤリヤテ−プの製造方法
GB08329760A GB2130791A (en) 1982-11-12 1983-11-08 Making carrier tapes
US06/550,380 US4564582A (en) 1982-11-12 1983-11-10 Method for making carrier tape
US06/626,197 US4587185A (en) 1982-11-12 1984-06-29 Photomask for use in making a carrier tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57198735A JPS5988859A (ja) 1982-11-12 1982-11-12 キヤリヤテ−プの製造方法

Publications (2)

Publication Number Publication Date
JPS5988859A JPS5988859A (ja) 1984-05-22
JPH0141029B2 true JPH0141029B2 (ja) 1989-09-01

Family

ID=16396106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57198735A Granted JPS5988859A (ja) 1982-11-12 1982-11-12 キヤリヤテ−プの製造方法

Country Status (3)

Country Link
US (2) US4564582A (ja)
JP (1) JPS5988859A (ja)
GB (1) GB2130791A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
US4980034A (en) * 1989-04-04 1990-12-25 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for TAB
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5326245A (en) * 1992-06-26 1994-07-05 International Business Machines Corporation Apparatus for extruding materials that exhibit anisotropic properties due to molecular or fibril orientation as a result of the extrusion process
TW380288B (en) * 1996-06-25 2000-01-21 Seiko Epson Corp Conductive pattern transfer printing method on film carrier and the mask and film carrier using the same
KR100479078B1 (ko) * 2002-08-14 2005-03-25 엘지전자 주식회사 노광장치의 이송식 기판 스테이지
CN102014587B (zh) * 2010-11-24 2012-07-18 深南电路有限公司 长短金手指的镀金工艺方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049903A (en) * 1974-10-23 1977-09-20 Amp Incorporated Circuit film strip and manufacturing method
US4063993A (en) * 1975-07-07 1977-12-20 National Semiconductor Corporation Method of making gang bonding interconnect tape for semiconductive devices
GB2172430B (en) * 1982-09-30 1987-05-07 Sumitomo Metal Mining Co Manufacture of carrier tapes

Also Published As

Publication number Publication date
JPS5988859A (ja) 1984-05-22
US4564582A (en) 1986-01-14
GB2130791A (en) 1984-06-06
US4587185A (en) 1986-05-06
GB8329760D0 (en) 1983-12-14

Similar Documents

Publication Publication Date Title
US4411719A (en) Apparatus and method for tape bonding and testing of integrated circuit chips
JPS5826828B2 (ja) テ−プキヤリアの製造方法
US4308339A (en) Method for manufacturing tape including lead frames
US4512843A (en) Manufacturing a carrier tape or tapes
JPH0141029B2 (ja)
JP2632456B2 (ja) リードフレームの製造方法
JPH0153507B2 (ja)
JPH0153506B2 (ja)
JPH0770663B2 (ja) 多面付けエツチング製品
JPS6161705B2 (ja)
JPH0141034B2 (ja)
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2731292B2 (ja) 搬送テープ及びその製造方法
JPH0831549B2 (ja) 部分メッキ付リードフレームの製造方法
JP2539548B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
US6540927B2 (en) Semiconductor packaging part and method producing the same
JP2567866B2 (ja) 半導体装置
JPS5824020B2 (ja) 半導体装置
JPH06216135A (ja) バンプ形成方法
JPS616865A (ja) 半導体集積回路の製造方法
JPS62183534A (ja) リ−ドキヤリアフイルムの製造方法
JPH05121616A (ja) バンプを有するリードフレームの製造方法
JPH05152478A (ja) リードフレームの製造方法
JPH10294410A (ja) 半導体実装部品およびその製造方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム