JPH0142499B2 - - Google Patents

Info

Publication number
JPH0142499B2
JPH0142499B2 JP57160113A JP16011382A JPH0142499B2 JP H0142499 B2 JPH0142499 B2 JP H0142499B2 JP 57160113 A JP57160113 A JP 57160113A JP 16011382 A JP16011382 A JP 16011382A JP H0142499 B2 JPH0142499 B2 JP H0142499B2
Authority
JP
Japan
Prior art keywords
pattern
pattern data
area
small area
image memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57160113A
Other languages
English (en)
Other versions
JPS5951535A (ja
Inventor
Masahito Nakajima
Jushi Inagaki
Tetsuo Hizuka
Hiroyuki Tsukahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57160113A priority Critical patent/JPS5951535A/ja
Publication of JPS5951535A publication Critical patent/JPS5951535A/ja
Publication of JPH0142499B2 publication Critical patent/JPH0142499B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Wire Bonding (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は輝点像として得られる被認識パターン
の位置を検出しうるパターン認識方法及びその装
置に関する。
(2) 技術の背景 集積回路(IC)の自動組立てにおいて、ICの
パツドとそのパツケージに形成されている配線リ
ードとの間のワイヤボンデイングを行う際に、パ
ツド及び配線リードを認識しその位置検出をしな
ければならない。これら両者の認識、位置検出の
うち、配線リードには固有の問題があつて従来技
法では高認識率で認識し、その位置検出をするこ
とが出来なかつたため、これを解決しうる技術的
手段の開発が待望されている。
(3) 従来技術と問題点 その問題というのは、通常のICパツケージに
形成されているリード(厚膜スクリーン印刷パタ
ーン)表面には微小な凹凸があるので、そのよう
な表面をTVカメラ等で撮像した場合、その像が
輝点像となるということである。その輝点像にな
んら処理を施さない状態では、この輝点像からは
配線リードの外形を検出し得ないという結果にな
る。
(4) 発明の目的 本発明は上述したような従来技法の有する欠点
に鑑みて創案されたもので、その目的は被認識パ
ターンが輝点像として得られる場合でもその位置
を検出しうるパターン認識方法及びその装置を提
供することにある。
(5) 発明の構成 そして、これらの目的は被認識パターンデータ
領域を小領域に分割し、該小領域内のパターンデ
ータビツト数が予め決められた値より大きいと
き、その小パターンデータビツト領域内を1ビツ
トのパターンデータとして新たな被認識パターン
データ領域を形成してその位置を検出することに
よつて達成される。
(6) 発明の実施例 以下、添付図面を参照しながら、本発明の実施
例を説明する。
第1図は本発明の一実施例を示す。1はICパ
ツケージで、これは第2図に示すように、ICパ
ツケージ本体2内に塔載されたICチツプ3を有
し、又その周囲にICチツプ3のパツド(図解せ
ず)とワイヤボンデイングされるリード4が形成
されている。
第1図において、5は撮像系で、6はTVカメ
ラである。7はTVカメラに接続されたTVカメ
ラドライバである。このドライバは2値化回路8
を経て第1の画像メモリ9へ接続されている。メ
モリ9はTVカメラ6と同期して2値化回路8か
らの被認識パターンデータを記憶するように構成
されている。10はメモリ9に記憶された被認識
パターンデータ領域を小領域に分割する小領域分
割回路である。11は回路10で分割された小領
域内のパターンデータビツト数を計数し、その値
が予め決められた値以上であることに応答してそ
の小領域を1パターン絵素(ビツト)として第2
のメモリ12に記憶する小領域内ビツト計数回路
である。13は第2のメモリ12へ接続されたパ
ターン位置検出回路である。
14は第1の画像メモリ9、小領域分割回路1
0、小領域内ビツト計数回路11、第2の画像メ
モリ12、及びパターン位置検出回路13へ接続
され、これらの制御を行う制御系で、この制御系
は又、XYステージコントローラ15へ接続され
ている。コントローラ15はICパツケージ1の
TVカメラ6に対する位置制御を行うXYステー
ジ16を制御する。
次に、上述構成の本発明装置の動作を説明す
る。
第2図に示される如きICパツケージ1のリー
ド4を含む領域がTVカメラ6の視野内に来るよ
うに、XYステージ16が制御系14の制御の下
にあるXYステージコントローラ15によつて移
動される。
TVカメラ6が上記視野内のパターン信号が
TVカメラ6からTVカメラドライバ7を経て2
値化回路8へ供給され、そこで2値化されて第1
の画像メモリ9へ取り込まれる。メモリ9に取り
込まれた視野パターン領域(a×b)(以下、こ
れをパターンデータ領域と呼ぶ。)の一例を第3
図の3−1に示す。
このパターンデータ領域が小領域分割回路10
によつて第3図の3−2に示すような小領域
(a/n×b/n)(小さな枠の各々)に分割されて読
出 される。その各々の小領域内のパターンビツト数
が小領域内ビツト計数回路11で計数され、その
計数値が予め決められた値以上であるとき、その
小領域を1パターン絵素(ビツト)として第2の
画像メモリ12に記憶する。上記計数値が予め決
められた値に達しない場合には、その小領域を1
非パターン絵素(ビツト)として第2の画像メモ
リ12に記憶する。このようにして、メモリ12
に記憶された新たなパターンデータ領域を第3図
の3−3に示す。
メモリ12のパターンデータ領域のコーナ点
A,B(第2図の2−4が公知のパターン位置検
出法になるパターン位置検出回路13によつて検
出され、その出力は例えば、自動ワイヤボンダで
のワイヤボンダの制御に供せられる。
上述のように、本発明によれば、メモリ9に取
り込まれたパターンデータ領域に対し、その小領
域への分割と、その小領域をパターンデータビツ
トとすべきか否かの判定とをなし、これら処理後
のパターンデータ領域を新たなパターンデータ領
域としているので、被認識パターンがたとえ上述
のリードの如きパターンであつたとしても、その
パターンの位置、例えばコーナ検出に支障を来た
すことはなくなる。
上記実施例においては、第1の画像メモリと第
2の画像メモリとを別個とする例について説明し
たが、単一のメモリとしてもよい。
(7) 発明の効果 以上述べたように、本発明によれば 被認識体から輝点像として得られるパターン
でもその位置を正しく検出し得る。
この効果を得る装置を比較的に簡易に構成し
得る等の効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は
ICパツケージの斜視図、第3図は本発明装置の
動作を説明するためのメモリ記憶態様を図式的に
示す図である。 図中、1はICパツケージ、6はTVカメラ、7
はTVカメラドライバ、8は2値化回路、9は第
1の画像メモリ、10は小領域分割回路、11は
小領域内ビツト計数回路、12は第2の画像メモ
リ、13はパターン位置検出回路である。

Claims (1)

  1. 【特許請求の範囲】 1 被認識パターンデータ領域を小領域に分割
    し、該小領域内のパターンデータビツト数及び非
    パターンデータビツト数のうちのいづれか一方を
    計数し、その値が予め決められた値に対し予め決
    められた関係にあるとき、その小領域を単位ビツ
    トとして新たな被認識パターンデータ領域を形成
    してパターン形状を検出することを特徴とするパ
    ターン認識方法。 2 被認識パターンデータを記憶する第1の画像
    メモリと、該画像メモリ内の被認識パターンデー
    タ領域を小領域に分割して読出す小領域分割回路
    と、第2の画像メモリと、上記小領域内のパター
    ンデータビツト数を計数し、その値が予め決めら
    れた値より大きいとき、その小領域を1ビツトの
    パターンデータとして上記第2の画像メモリに記
    憶する小領域内ビツト計数回路と、上記第2の画
    像メモリに記憶された新たな被認識パターンデー
    タ領域の形状を検出するパターン位置検出回路と
    を備えて成ることを特徴とするパターン認識装
    置。
JP57160113A 1982-09-14 1982-09-14 パタ−ン認識方法及びその装置 Granted JPS5951535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57160113A JPS5951535A (ja) 1982-09-14 1982-09-14 パタ−ン認識方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160113A JPS5951535A (ja) 1982-09-14 1982-09-14 パタ−ン認識方法及びその装置

Publications (2)

Publication Number Publication Date
JPS5951535A JPS5951535A (ja) 1984-03-26
JPH0142499B2 true JPH0142499B2 (ja) 1989-09-13

Family

ID=15708134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160113A Granted JPS5951535A (ja) 1982-09-14 1982-09-14 パタ−ン認識方法及びその装置

Country Status (1)

Country Link
JP (1) JPS5951535A (ja)

Also Published As

Publication number Publication date
JPS5951535A (ja) 1984-03-26

Similar Documents

Publication Publication Date Title
US4450579A (en) Recognition method and apparatus
JPH0215102B2 (ja)
JPH0142499B2 (ja)
JP3049488B2 (ja) パターン検査方法及びパターン検査装置
JPH0410112B2 (ja)
US6510240B1 (en) Automatic detection of die absence on the wire bonding machine
KR20000005207A (ko) 단축된 인식시간으로 이미지를 기록하는 방법 및 장치
JPH06174442A (ja) ボンディングワイヤ検査装置
JP3169046B2 (ja) チップの認識方法及びその認識装置
JPH0134345Y2 (ja)
JP3046421B2 (ja) 電子部品の装着方法およびその装置
JPH0399250A (ja) 実装状態認識装置
JPS58217085A (ja) パタ−ン認識方式
JPH10141930A (ja) パターン検査方法及びパターン検査装置
JPH0133939B2 (ja)
JPH0523062B2 (ja)
JP3300264B2 (ja) 半導体チップ認識方法
JPH0810715B2 (ja) ワイヤボンディング方法
JPS5823448A (ja) ペレツト位置決め認識方式
JPS60254743A (ja) 半導体チツプの位置検出方法
JP3813345B2 (ja) ワイヤボンディング方法
JPS5927095B2 (ja) フルオ−トワイヤボンディングのパタ−ン検出方法
JPS61193053A (ja) 画像処理による検査の方法
JPS5867033A (ja) ワイヤボンデイング方法
JPH0810714B2 (ja) ワイヤボンディング方法