JPH0143376B2 - - Google Patents
Info
- Publication number
- JPH0143376B2 JPH0143376B2 JP56098381A JP9838181A JPH0143376B2 JP H0143376 B2 JPH0143376 B2 JP H0143376B2 JP 56098381 A JP56098381 A JP 56098381A JP 9838181 A JP9838181 A JP 9838181A JP H0143376 B2 JPH0143376 B2 JP H0143376B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparison
- value
- display means
- magnetic tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/34—Indicating arrangements
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は磁気テープ装置用出力レベル調整装置
に関する。
に関する。
通常、磁気テープ装置（MTU）において読出
されたアナログ出力はデイジタル出力に変換され
てから磁気テープ制御装置（MTC）に送出され
る。この場合、アナログ出力レベルが適正でない
と正しいデイジタル出力は得られない。従来、ア
ナログ出力レベルを適正レベルに調整するため
に、アナログ出力レベルをオシロスコープにて観
測することによつて行つていた。この結果、調整
時間が長くなり且つ調整値に個人差が生じて調整
精度が低いという問題点があつた。
されたアナログ出力はデイジタル出力に変換され
てから磁気テープ制御装置（MTC）に送出され
る。この場合、アナログ出力レベルが適正でない
と正しいデイジタル出力は得られない。従来、ア
ナログ出力レベルを適正レベルに調整するため
に、アナログ出力レベルをオシロスコープにて観
測することによつて行つていた。この結果、調整
時間が長くなり且つ調整値に個人差が生じて調整
精度が低いという問題点があつた。
本発明の目的は、磁気テープ装置のデイジタル
出力からピークパルスを生成し、このピークパル
スの間隔に応じて表示手段を駆動させるという構
想にもとづき、該表示手段を確認しながらアナロ
グ出力レベルを調整するようにし、これにより、
調整時間を短縮し且つ調整値に個人差をなくして
調整精度を向上せしめ、前述の従来形における問
題点を解決することにある。
出力からピークパルスを生成し、このピークパル
スの間隔に応じて表示手段を駆動させるという構
想にもとづき、該表示手段を確認しながらアナロ
グ出力レベルを調整するようにし、これにより、
調整時間を短縮し且つ調整値に個人差をなくして
調整精度を向上せしめ、前述の従来形における問
題点を解決することにある。
以下、図面により本発明の実施例を説明する。
第１図は本発明の一実施例としての磁気テープ
装置用出力レベル調整装置のブロツク回路図であ
る。第１図において、１は磁気テープ装置（図示
せず）のデイジタル出力信号“ａ”の立上りおよ
び立下りの変化点を検出してピークパルス信号
“ｂ”を発生する変化点検出回路、２はピークパ
ルス信号“ｂ”のパルスによつてリセツトされる
積分回路である。この積分回路２の出力電圧
“ｃ”は２つの比較回路３−１，３−２によつて
電圧VHおよびVLと比較され、この比較結果を示
す信号“ｄ”および“ｅ”は表示手段たとえば発
光ダイオード５−１，５−２を駆動するが、表示
を定常的に持続させるために信号“ｅ”はリトリ
ガラブルモノステーブルマルチバイブレータ４に
よつて信号“ｆ”に変換されてから表示手段５−
２に送出されている。なお、第１図の装置は磁気
テープ制御装置側に設けられるものである。
装置用出力レベル調整装置のブロツク回路図であ
る。第１図において、１は磁気テープ装置（図示
せず）のデイジタル出力信号“ａ”の立上りおよ
び立下りの変化点を検出してピークパルス信号
“ｂ”を発生する変化点検出回路、２はピークパ
ルス信号“ｂ”のパルスによつてリセツトされる
積分回路である。この積分回路２の出力電圧
“ｃ”は２つの比較回路３−１，３−２によつて
電圧VHおよびVLと比較され、この比較結果を示
す信号“ｄ”および“ｅ”は表示手段たとえば発
光ダイオード５−１，５−２を駆動するが、表示
を定常的に持続させるために信号“ｅ”はリトリ
ガラブルモノステーブルマルチバイブレータ４に
よつて信号“ｆ”に変換されてから表示手段５−
２に送出されている。なお、第１図の装置は磁気
テープ制御装置側に設けられるものである。
以下、第１図の回路動作を説明する。第２図１
〜第２図８、第３図１〜第３図８および第４図１
〜第４図８は第１図の回路動作を説明するための
タイミング図である。たとえば、磁気テープ装置
においてアナログ出力の適正レベル範囲を2Vと
すれば、第２図１に示すアナログ出力レベル範囲
は小さく、この場合、しきい値比較によつて第２
図２に示すパルス信号が得られ、従つて、デイジ
タル出力は第２図３に示すごとくなる。また、第
３図１に示すアナログ出力レベル範囲は適正であ
り、この場合、しきい値比較によつて第３図２に
示すパルス信号が得られ、従つて、デイジタル出
力は第３図３に示すごとくなる。さらに、第４図
１に示すアナログ出力レベル範囲は大きく、この
場合、しきい値比較によつて第４図２に示すパル
ス信号が得られ、デイジタル出力は第４図３に示
すごとくなる。本発明によれば、このような３つ
の状態を表示手段５−１，５−２の駆動状態によ
つて識別することにより出力レベル（範囲）を適
正に調整できるようにしたものである。
〜第２図８、第３図１〜第３図８および第４図１
〜第４図８は第１図の回路動作を説明するための
タイミング図である。たとえば、磁気テープ装置
においてアナログ出力の適正レベル範囲を2Vと
すれば、第２図１に示すアナログ出力レベル範囲
は小さく、この場合、しきい値比較によつて第２
図２に示すパルス信号が得られ、従つて、デイジ
タル出力は第２図３に示すごとくなる。また、第
３図１に示すアナログ出力レベル範囲は適正であ
り、この場合、しきい値比較によつて第３図２に
示すパルス信号が得られ、従つて、デイジタル出
力は第３図３に示すごとくなる。さらに、第４図
１に示すアナログ出力レベル範囲は大きく、この
場合、しきい値比較によつて第４図２に示すパル
ス信号が得られ、デイジタル出力は第４図３に示
すごとくなる。本発明によれば、このような３つ
の状態を表示手段５−１，５−２の駆動状態によ
つて識別することにより出力レベル（範囲）を適
正に調整できるようにしたものである。
始めに、アナログ出力レベル範囲が小さい場合
を考察する。この場合、第２図３に示すデイジタ
ル信号“ａ”が変化点検出回路１に入力するの
で、その出力信号“ｂ”は第２図４のごとくパル
ス波形を含まない。従つて、積分回路２はリセツ
トされず、その出力信号“ｃ”レベルは第２図５
のごとくなり、２つの基準値VL，VHを超える。
この結果、比較回路３−１，３−２の出力信号
“ｄ”，“ｅ”は、第２図６、第２図７に示すごと
く、ある時刻以後、ハイレベルとなる。この場
合、リトリガラブルモノステーブルバイブレータ
４の出力信号“ｆ”は第２図８に示すごとく信号
“ｅ”と同一となる。従つて、この場合、表示手
段５−１，５−２は共に駆動状態となる。
を考察する。この場合、第２図３に示すデイジタ
ル信号“ａ”が変化点検出回路１に入力するの
で、その出力信号“ｂ”は第２図４のごとくパル
ス波形を含まない。従つて、積分回路２はリセツ
トされず、その出力信号“ｃ”レベルは第２図５
のごとくなり、２つの基準値VL，VHを超える。
この結果、比較回路３−１，３−２の出力信号
“ｄ”，“ｅ”は、第２図６、第２図７に示すごと
く、ある時刻以後、ハイレベルとなる。この場
合、リトリガラブルモノステーブルバイブレータ
４の出力信号“ｆ”は第２図８に示すごとく信号
“ｅ”と同一となる。従つて、この場合、表示手
段５−１，５−２は共に駆動状態となる。
次に、アナログ出力レベル範囲が適正な場合を
考察する。この場合、第３図３に示すデイジタル
信号“ａ”が変化点検出回路１に入力するので、
その出力信号“ｂ”は第３図４に示すごとく断続
的なパルス波形を含むことになる。従つて、積分
回路２はリセツトされるが、第３図５に示すよう
に、その出力信号“ｃ”レベルは低い基準値VL
を超えることはあつても高い基準値VHを超える
ことはほとんどない。この結果、比較回路３−１
の出力信号“ｄ”は第３図６に示すごとくローレ
ベルに保持され、他方、比較回路３−２の出力信
号“ｅ”は第３図７に示すごとく断続的なパルス
波形を含むことなる。このパルス波形はリトリガ
ラブルモノステーブルマルチバイブレータ４によ
つて第３図８に示すごとくハイレベルが持続した
信号“ｆ”に変換される。従つて、この場合、表
示手段５−１は駆動されず、表示手段５−２のみ
が駆動されることになる。
考察する。この場合、第３図３に示すデイジタル
信号“ａ”が変化点検出回路１に入力するので、
その出力信号“ｂ”は第３図４に示すごとく断続
的なパルス波形を含むことになる。従つて、積分
回路２はリセツトされるが、第３図５に示すよう
に、その出力信号“ｃ”レベルは低い基準値VL
を超えることはあつても高い基準値VHを超える
ことはほとんどない。この結果、比較回路３−１
の出力信号“ｄ”は第３図６に示すごとくローレ
ベルに保持され、他方、比較回路３−２の出力信
号“ｅ”は第３図７に示すごとく断続的なパルス
波形を含むことなる。このパルス波形はリトリガ
ラブルモノステーブルマルチバイブレータ４によ
つて第３図８に示すごとくハイレベルが持続した
信号“ｆ”に変換される。従つて、この場合、表
示手段５−１は駆動されず、表示手段５−２のみ
が駆動されることになる。
次に、アナログ出力レベル範囲が大きい場合を
考察する。この場合、第４図３に示すデイジタル
信号“ａ”が変化点検出回路１に入力するので、
その出力信号“ｂ”は第４図４に示すごとく継続
的なパルス波形を含むことになる。従つて、積分
回路２は継続的にリセツトされ、その出力信号
“ｃ”レベルは第４図５に示すごとく低い基準値
VLを超えることはない。この結果、比較回路３
−１，３−２の出力信号“ｄ”，“ｅ”は第４図６
および第４図７に示すごとく共にローレベルに保
持され、従つて、リトリガラブルモノステーブル
マルチバイブレータ４の出力信号“ｆ”も第４図
８に示すようにローレベルに保持される。従つ
て、この場合、表示手段５−１，５−２は共に駆
動されない。
考察する。この場合、第４図３に示すデイジタル
信号“ａ”が変化点検出回路１に入力するので、
その出力信号“ｂ”は第４図４に示すごとく継続
的なパルス波形を含むことになる。従つて、積分
回路２は継続的にリセツトされ、その出力信号
“ｃ”レベルは第４図５に示すごとく低い基準値
VLを超えることはない。この結果、比較回路３
−１，３−２の出力信号“ｄ”，“ｅ”は第４図６
および第４図７に示すごとく共にローレベルに保
持され、従つて、リトリガラブルモノステーブル
マルチバイブレータ４の出力信号“ｆ”も第４図
８に示すようにローレベルに保持される。従つ
て、この場合、表示手段５−１，５−２は共に駆
動されない。
以上説明したように本発明によれば、磁気テー
プ装置のアナログ出力レベル範囲が適正か否かを
２つの表示手段の駆動状態の組合せにより確認す
ることができ、従つて、これにより、アナログ出
力レベルを調整することができ、この結果、調整
時間の短縮および調整精度の向上を計ることがで
き、前述に従来形における問題点の解決に役立つ
ものである。
プ装置のアナログ出力レベル範囲が適正か否かを
２つの表示手段の駆動状態の組合せにより確認す
ることができ、従つて、これにより、アナログ出
力レベルを調整することができ、この結果、調整
時間の短縮および調整精度の向上を計ることがで
き、前述に従来形における問題点の解決に役立つ
ものである。
第１図は本発明の一実施例としての磁気テープ
装置用出力レベル調整装置のブロツク回路図、第
２図１〜第２図８、第３図１〜第３図８、第４図
１〜第４図８は第１図の回路動作を説明するため
のタイミング図である。 １……変化点検出回路、２……積分回路、３−
１，３−２……比較回路、４……リトリガラブル
モノステーブルマルチバイブレータ、５−１，５
−２……表示手段。
装置用出力レベル調整装置のブロツク回路図、第
２図１〜第２図８、第３図１〜第３図８、第４図
１〜第４図８は第１図の回路動作を説明するため
のタイミング図である。 １……変化点検出回路、２……積分回路、３−
１，３−２……比較回路、４……リトリガラブル
モノステーブルマルチバイブレータ、５−１，５
−２……表示手段。
Claims (1)
- 【特許請求の範囲】 １ 磁気テープ装置のデイジタル出力信号をピー
クパルスに変換する変化点検出回路と、前記ピー
クパルスによつてリセツトされる積分回路と、該
積分回路の積分値を第１の値と比較する第１の比
較回路と、前記積分回路の積分値を前記第１の値
より小さい第２の値と比較する第２の比較回路
と、該各第１および第２の比較回路の比較結果を
表示する第１および第２の表示手段と、を具備し
たことを特徴とする磁気テープ装置用出力レベル
調整装置。 ２ 前記第２の比較回路と前記第２の表示手段と
の間に、リトリガラブルモノステーブルマルチバ
イブレータを接続した特許請求の範囲第１項に記
載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098381A JPS581808A (ja) | 1981-06-26 | 1981-06-26 | 磁気テ−プ装置用出力レベル調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098381A JPS581808A (ja) | 1981-06-26 | 1981-06-26 | 磁気テ−プ装置用出力レベル調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS581808A JPS581808A (ja) | 1983-01-07 |
| JPH0143376B2 true JPH0143376B2 (ja) | 1989-09-20 |
Family
ID=14218287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098381A Granted JPS581808A (ja) | 1981-06-26 | 1981-06-26 | 磁気テ−プ装置用出力レベル調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581808A (ja) |
-
1981
- 1981-06-26 JP JP56098381A patent/JPS581808A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS581808A (ja) | 1983-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4166248A (en) | Sample and hold frequency to voltage converter circuit | |
| US4366399A (en) | Frequency discrimination circuit | |
| JPH0143376B2 (ja) | ||
| US4081728A (en) | DC motor control circuit | |
| JPS6030445B2 (ja) | 自動利得制御回路 | |
| JPS58111417A (ja) | 振幅制御装置 | |
| JPS5479010A (en) | Recording mode discriminator | |
| US5745062A (en) | Pulse width modulation analog to digital converter | |
| JP2864596B2 (ja) | レーザーダイオード駆動回路 | |
| JPS628990B2 (ja) | ||
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPS6137683B2 (ja) | ||
| US4430618A (en) | Input buffer circuit | |
| JP2591184B2 (ja) | ドロップアウト検出回路 | |
| JP2596118Y2 (ja) | Ｃｃｄ検査装置の入力信号処理回路 | |
| JPS60226784A (ja) | 記録再生装置 | |
| JPH0429415Y2 (ja) | ||
| JPS63200079A (ja) | 半導体素子の特性測定方式 | |
| JPS587722Y2 (ja) | パルスハツセイソウチ | |
| SU1377769A1 (ru) | Способ измерени временных параметров импульсных сигналов | |
| JPS61278979A (ja) | パルスピークホールド回路 | |
| JPS6144412B2 (ja) | ||
| JPS61132875A (ja) | Ｃｒｔデイスプレイ装置 | |
| SU1509752A1 (ru) | Преобразователь амплитуды импульсов в посто нное напр жение | |
| JPS63153960A (ja) | Ｃｃｄ黒基準レベルクランプ回路 |