JPH0143457B2 - - Google Patents
Info
- Publication number
- JPH0143457B2 JPH0143457B2 JP57081170A JP8117082A JPH0143457B2 JP H0143457 B2 JPH0143457 B2 JP H0143457B2 JP 57081170 A JP57081170 A JP 57081170A JP 8117082 A JP8117082 A JP 8117082A JP H0143457 B2 JPH0143457 B2 JP H0143457B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- substrate
- wafer
- chips
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は電子部品の取り付け構造、即ちLSI等
の半導体チツプを基板の外部リードと接続（ボン
デイング）する構造に関するものである。
の半導体チツプを基板の外部リードと接続（ボン
デイング）する構造に関するものである。
従来、電子部品と基板の取り付け構造として次
の如き構造がある。即ち、第１図に示す如く、半
導体チツプ等の電子部品１上に突出したバンプ１
ａ，１a′を、例えばガラス繊維をエポキシ樹脂で
硬化させたガラスエポキシ材の基板２上にラミネ
ートされた銅箔の導体配線３と結合してなる構造
である。
の如き構造がある。即ち、第１図に示す如く、半
導体チツプ等の電子部品１上に突出したバンプ１
ａ，１a′を、例えばガラス繊維をエポキシ樹脂で
硬化させたガラスエポキシ材の基板２上にラミネ
ートされた銅箔の導体配線３と結合してなる構造
である。
しかしながら上記従来構造では、近時の電子部
品１のサイズの大型化、並びに導体配線３の線幅
の縮少化に十分対応できないのが現状である。と
いうのは、電子部品１が大きくなることで重たく
なり、導体配線３が約80μｍ程度細くなると、相
対的にバンプ１ａ，１a′によるボンデイング保持
部分が小さくなつて、ボンデイング強度が下がつ
てしまうからである。そのため、わずかな機械的
振動によつて電子部品１が基板２からはずれてし
まうという悪現象が発生し、半導体素子の信頼性
の低下につながつていた。
品１のサイズの大型化、並びに導体配線３の線幅
の縮少化に十分対応できないのが現状である。と
いうのは、電子部品１が大きくなることで重たく
なり、導体配線３が約80μｍ程度細くなると、相
対的にバンプ１ａ，１a′によるボンデイング保持
部分が小さくなつて、ボンデイング強度が下がつ
てしまうからである。そのため、わずかな機械的
振動によつて電子部品１が基板２からはずれてし
まうという悪現象が発生し、半導体素子の信頼性
の低下につながつていた。
本発明は上記の事項に鑑み、電子部品と基板と
を結合する接着剤をボンデイング部分以外の領域
に介在させることで、結合強度の増大した電子部
品の取り付け構造を提供することを目的とする。
を結合する接着剤をボンデイング部分以外の領域
に介在させることで、結合強度の増大した電子部
品の取り付け構造を提供することを目的とする。
本発明の構成を一実施例を挙げて説明する。
本実施例に係る電子部品の取り付け構成は、第
２図に示す様に、先述した従来例の電子部品１と
基板２の取り付け構造に新たに接着剤４を介在さ
せてなる構成である。
２図に示す様に、先述した従来例の電子部品１と
基板２の取り付け構造に新たに接着剤４を介在さ
せてなる構成である。
接着剤４は電子部品１のほぼ中央付近に設けら
れ、該接着剤４が接触している電子部品１及び基
板２を強力に結びつける。
れ、該接着剤４が接触している電子部品１及び基
板２を強力に結びつける。
ここで接着剤４について詳説する。
第３図はLSIチツプ１１の完成したウエーハ５
の平面図である。このウエーハ５をチツプに分割
する前に個々のLSIチツプ１１の中央部あたりに
接着剤４を塗布する。塗布方法はデイスペンサー
による方法、印刷による方法等がある。なお、図
ではLSIチツプ１１上の電極は省略した。
の平面図である。このウエーハ５をチツプに分割
する前に個々のLSIチツプ１１の中央部あたりに
接着剤４を塗布する。塗布方法はデイスペンサー
による方法、印刷による方法等がある。なお、図
ではLSIチツプ１１上の電極は省略した。
接着剤４はホツトメルト性の接着剤を使用す
る。であるから、一旦接着剤４をLSIチツプ１１
上に塗布したあとはウエーハ５に100℃程度の熱
を加えて該接着剤４を仮乾燥させ粘着力をなく
し、以後の工程でじやまにならないように処理し
ておく必要がある。
る。であるから、一旦接着剤４をLSIチツプ１１
上に塗布したあとはウエーハ５に100℃程度の熱
を加えて該接着剤４を仮乾燥させ粘着力をなく
し、以後の工程でじやまにならないように処理し
ておく必要がある。
接着剤４の仮乾燥が終了したウエーハ５のダイ
シング工程は従来通りに実施する。
シング工程は従来通りに実施する。
分割されたLSIチツプ１１を所定パターンに導
体配線が施こされた基板にボンデイングすると、
ボンデイング時の熱（約300℃）によつて接着剤
４が基板へ溶着し、LSIチツプ１１と基板を固定
する。
体配線が施こされた基板にボンデイングすると、
ボンデイング時の熱（約300℃）によつて接着剤
４が基板へ溶着し、LSIチツプ１１と基板を固定
する。
又、第３図の様なLSIチツプ１１の上に接着剤
４を塗布する工程において、いずれのLSIチツプ
１１にも漏れなく塗布するために、接着剤４に黒
色顔料を混合しその結果得られる遮光性によつて
該接着剤４を塗布したか否かの確認をする方法も
ある。
４を塗布する工程において、いずれのLSIチツプ
１１にも漏れなく塗布するために、接着剤４に黒
色顔料を混合しその結果得られる遮光性によつて
該接着剤４を塗布したか否かの確認をする方法も
ある。
なお従来、抵抗、コンデンサ等を接着剤で基板
に仮定し、仮固定された抵抗、コンデンサ等を半
田デイツピングする方法であるが、その方法では
接着剤は半田デイツピング時の熱により溶解する
ので、完成時には抵抗、コンデンサ等と基板を固
定するものではなく、本願発明と技術的思想が異
なる。
に仮定し、仮固定された抵抗、コンデンサ等を半
田デイツピングする方法であるが、その方法では
接着剤は半田デイツピング時の熱により溶解する
ので、完成時には抵抗、コンデンサ等と基板を固
定するものではなく、本願発明と技術的思想が異
なる。
以上の様に本発明によれば、電子部品と基板の
接着力が簡単な構成で大幅に増大し、振動等によ
る外力によつても容易には電子部品が基板から剥
離することがなく、又、基板の反りに対する抵抗
力もつき信頼性が向上する。
接着力が簡単な構成で大幅に増大し、振動等によ
る外力によつても容易には電子部品が基板から剥
離することがなく、又、基板の反りに対する抵抗
力もつき信頼性が向上する。
更に、接着剤に遮光性を持たせれば、その遮光
性によつてLSIチツプに接着剤が塗布されている
かを識別できる。
性によつてLSIチツプに接着剤が塗布されている
かを識別できる。
第１図は従来の電子部品と配線基板の取り付け
構成断面図、第２図は本発明の電子部品と配線基
板の取り付け構成断面図、第３図は本発明に係る
取り付け工程の説明図である。 １……電子部品、１ａ，１a′……バンプ、２…
…基板、３……導体配線、４……接着剤、５……
ウエーハ、１１……LSIチツプ。
構成断面図、第２図は本発明の電子部品と配線基
板の取り付け構成断面図、第３図は本発明に係る
取り付け工程の説明図である。 １……電子部品、１ａ，１a′……バンプ、２…
…基板、３……導体配線、４……接着剤、５……
ウエーハ、１１……LSIチツプ。
Claims (1)
- １ チツプに分割する前にウエーハの個々の半導
体チツプの中央部に顔料を混合した接着剤を塗布
し、加熱して該接着剤を乾燥させ、ダイシング工
程をもつてウエーハをチツプに分割し、所定パタ
ーンに導体配線が施された基板に上記半導体チツ
プをボンデイング時の熱により上記接着剤を基板
に溶着して半導体チツプを基板に固定するもので
あつて、上記接着剤は顔料の混合による、その遮
光性によつて接着剤の塗布の有無を確認しうるよ
うにした電子部品の取り付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117082A JPS58197793A (ja) | 1982-05-13 | 1982-05-13 | 電子部品の取り付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117082A JPS58197793A (ja) | 1982-05-13 | 1982-05-13 | 電子部品の取り付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197793A JPS58197793A (ja) | 1983-11-17 |
| JPH0143457B2 true JPH0143457B2 (ja) | 1989-09-20 |
Family
ID=13738979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8117082A Granted JPS58197793A (ja) | 1982-05-13 | 1982-05-13 | 電子部品の取り付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197793A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110659U (ja) * | 1980-12-22 | 1981-08-27 |
-
1982
- 1982-05-13 JP JP8117082A patent/JPS58197793A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58197793A (ja) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
| JP4809761B2 (ja) | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JP3219793B2 (ja) | 基板にｓｍｄ構成要素を実装する方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| US6369450B1 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JP2555994B2 (ja) | フリップチップ実装方法 | |
| JP2655768B2 (ja) | 接着剤及びそれを用いた実装構造 | |
| JPS58197793A (ja) | 電子部品の取り付け方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JPH02234447A (ja) | 半導体集積回路素子の接続方法 | |
| JPH05283480A (ja) | 電子回路部品の接続方法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JP2957955B2 (ja) | 半導体装置及びその製造方法 | |
| JP3271404B2 (ja) | チップ部品の端子接続方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JPS6244851B2 (ja) | ||
| JP2000012617A (ja) | ベアーｉｃ実装基板 | |
| JP2596633B2 (ja) | 半導体素子の実装方法 | |
| JP2780523B2 (ja) | 半導体装置の実装方法 | |
| JPH0590957U (ja) | フリップチップのコーティング構造 | |
| JP2000183368A (ja) | 光電変換装置およびその製造方法 | |
| JPH0311740A (ja) | 半導体素子の突起電極形成方法 | |
| JPH0213817B2 (ja) |