JPH0146929B2 - - Google Patents
Info
- Publication number
- JPH0146929B2 JPH0146929B2 JP56152747A JP15274781A JPH0146929B2 JP H0146929 B2 JPH0146929 B2 JP H0146929B2 JP 56152747 A JP56152747 A JP 56152747A JP 15274781 A JP15274781 A JP 15274781A JP H0146929 B2 JPH0146929 B2 JP H0146929B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- count value
- circuit
- preset
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
本発明は、磁気録画再生装置（VTR）の基準
信号発生装置に関するもので、記録時には垂直同
期信号に位相同期した基準信号を、再生時には垂
直同期信号と略同一周波数の基準信号を発生する
よう構成したものである。
信号発生装置に関するもので、記録時には垂直同
期信号に位相同期した基準信号を、再生時には垂
直同期信号と略同一周波数の基準信号を発生する
よう構成したものである。
第１図はVTRに使用されている従来の基準信
号発生装置の構成を示すブロツク図であり、記録
（REC）時は無安定マルチ１により端子４に印加
される映像信号の垂直同期信号（V.sync.）に同
期した出力を、再生（PB）時には水晶発振器２
の発振周波数を分周回路３により分周した出力を
切換スイツチ５により切換えて出力端子６に導き
基準信号として使用している。
号発生装置の構成を示すブロツク図であり、記録
（REC）時は無安定マルチ１により端子４に印加
される映像信号の垂直同期信号（V.sync.）に同
期した出力を、再生（PB）時には水晶発振器２
の発振周波数を分周回路３により分周した出力を
切換スイツチ５により切換えて出力端子６に導き
基準信号として使用している。
再生時における基準信号は水晶発振器２より得
ているため安定であるが、記録時のV.syncは 弱電界におけるV.sync抜けが発生する。
ているため安定であるが、記録時のV.syncは 弱電界におけるV.sync抜けが発生する。
外来ノイズによりV.syncが乱れる。
等の理由により必ずしも安定でない。
従つて、V.syncを単に分周して記録時のサー
ボ回路の基準信号とすると、サーボ回路の動作が
不安定となり、VTRでの記録が安定に行なえな
い。無安定マルチ１はこの対策として用いられる
ものであり、第２図にその具体回路例を示す。
ボ回路の基準信号とすると、サーボ回路の動作が
不安定となり、VTRでの記録が安定に行なえな
い。無安定マルチ１はこの対策として用いられる
ものであり、第２図にその具体回路例を示す。
第２図において、Ｑ１は無安定マルチをV.
syncによりロツクするためのトリガ用トランジ
スタ、Ｒ１はトランジスタＱ１のベース抵抗、Ｑ
２，Ｑ３は無安定マルチを構成する第１、第２の
トランジスタ、Ｒ２，Ｒ３は各々トランジスタＱ
２，Ｑ３のコレクタ抵抗、Ｃ１，Ｒ４，VRはそ
れぞれトランジスタＱ３のOFF（Ｑ２のON）期
間を決めるコンデンサ、抵抗、ボリユームであ
り、これらのＣ２，Ｒ５はそれぞれトランジスタ
Ｑ２のOFF（Ｑ３のON）期間を決めるコンデン
サ、抵抗である。すなわち、トランジスタＱ３の
OFF状態で、コンデンサＣ１は電源→VR→Ｒ４
→Ｃ１→Ｑ２→GNDの経路で充電し、トランジ
スタＱ３のベース電位がVBE3(ON)となるとＱ３は
ONする。コンデンサＣ２はすでに電源→Ｒ３→
Ｃ２→Ｑ２→GNDの経路で充電しており、トラ
ンジスタＱ３がONになるとトランジスタＱ２の
ベースを負バイアスし、Ｑ２をOFFする。トラ
ンジスタＱ３がON状態でコンデンサＣ２は電源
→Ｒ５→Ｃ２→Ｑ３→GNDの経路で充電し、ト
ランジスタＱ２のベース電位がVBE2(ON)となると
Ｑ２はONする。一方コンデンサＣ１は電源→Ｒ
２→Ｃ１→Ｑ３→GNDの経路ですでに充電して
おり、トランジスタＱ２がONになるとＱ３のベ
ースを負バイアスし、トランジスタＱ３をOFF
にする。以後コンデンサＣ１，Ｃ２は同様の充放
電をトランジスタＱ２，Ｑ３はON、OFFを操り
返し発振を続ける。この時の発振周波数はトラン
ジスタＱ３がOFFの期間τ1とトランジスタＱ２が
OFFの期間τ2より１／（τ1＋τ2）Hzとなる。従つ
てVRによつて、τ1を調整し発振周波数の調整が
可能である。
syncによりロツクするためのトリガ用トランジ
スタ、Ｒ１はトランジスタＱ１のベース抵抗、Ｑ
２，Ｑ３は無安定マルチを構成する第１、第２の
トランジスタ、Ｒ２，Ｒ３は各々トランジスタＱ
２，Ｑ３のコレクタ抵抗、Ｃ１，Ｒ４，VRはそ
れぞれトランジスタＱ３のOFF（Ｑ２のON）期
間を決めるコンデンサ、抵抗、ボリユームであ
り、これらのＣ２，Ｒ５はそれぞれトランジスタ
Ｑ２のOFF（Ｑ３のON）期間を決めるコンデン
サ、抵抗である。すなわち、トランジスタＱ３の
OFF状態で、コンデンサＣ１は電源→VR→Ｒ４
→Ｃ１→Ｑ２→GNDの経路で充電し、トランジ
スタＱ３のベース電位がVBE3(ON)となるとＱ３は
ONする。コンデンサＣ２はすでに電源→Ｒ３→
Ｃ２→Ｑ２→GNDの経路で充電しており、トラ
ンジスタＱ３がONになるとトランジスタＱ２の
ベースを負バイアスし、Ｑ２をOFFする。トラ
ンジスタＱ３がON状態でコンデンサＣ２は電源
→Ｒ５→Ｃ２→Ｑ３→GNDの経路で充電し、ト
ランジスタＱ２のベース電位がVBE2(ON)となると
Ｑ２はONする。一方コンデンサＣ１は電源→Ｒ
２→Ｃ１→Ｑ３→GNDの経路ですでに充電して
おり、トランジスタＱ２がONになるとＱ３のベ
ースを負バイアスし、トランジスタＱ３をOFF
にする。以後コンデンサＣ１，Ｃ２は同様の充放
電をトランジスタＱ２，Ｑ３はON、OFFを操り
返し発振を続ける。この時の発振周波数はトラン
ジスタＱ３がOFFの期間τ1とトランジスタＱ２が
OFFの期間τ2より１／（τ1＋τ2）Hzとなる。従つ
てVRによつて、τ1を調整し発振周波数の調整が
可能である。
ここでV.syncにより無安定マルチをロツクで
きるのはトランジスタＱ２がOFFの場合に限ら
れるため、 無安定マルチの周波数はV.syncの周波数よ
り低く設定し、 外来ノイズの影響を軽減するために、τ1＞τ2
とし、サーボ回路の基準信号周期の約80％とな
るτ1に設定する必要がある。
きるのはトランジスタＱ２がOFFの場合に限ら
れるため、 無安定マルチの周波数はV.syncの周波数よ
り低く設定し、 外来ノイズの影響を軽減するために、τ1＞τ2
とし、サーボ回路の基準信号周期の約80％とな
るτ1に設定する必要がある。
NTSC方式の場合、V.sync周波数は60Hzであ
り、一般にサーボ回路では1/2の30Hzを基準周波
数とするため30＞１／（τ1＋τ2）に設定する。こ
こに、V.syncは60Hzまたは30Hzの何れでもよい。
り、一般にサーボ回路では1/2の30Hzを基準周波
数とするため30＞１／（τ1＋τ2）に設定する。こ
こに、V.syncは60Hzまたは30Hzの何れでもよい。
以上の如き無安定マルチを用いればバツフア機
能を持たせることができ、前記の問題点を解決で
きるが、この従来の基準信号発生装置ではさらに
次の欠点がある。
能を持たせることができ、前記の問題点を解決で
きるが、この従来の基準信号発生装置ではさらに
次の欠点がある。
無安定マルチの発振周波数を調整する必要が
ある。
ある。
コンデンサ、抵抗、ボリユーム、トランジス
タが温度特性を有するため、発振周波数が変化
する。
タが温度特性を有するため、発振周波数が変化
する。
コンデンサ、抵抗、ボリユームが必要であり
集積回路化に適していない。
集積回路化に適していない。
本発明は、上記従来例の欠点を解決し得る基準
信号発生装置を提供するものである。
信号発生装置を提供するものである。
第３図は本発明による基準信号発生装置の一実
施例であり、８はｎビツト２進カウンタ、９はｎ
ビツトのプリセツト値発生及びプリセツト回路、
１０は計数値検出回路、１１はRSフリツプフロ
ツプ、１２はプリセツトパルス発生回路である。
施例であり、８はｎビツト２進カウンタ、９はｎ
ビツトのプリセツト値発生及びプリセツト回路、
１０は計数値検出回路、１１はRSフリツプフロ
ツプ、１２はプリセツトパルス発生回路である。
第４図はｎビツト２進カウンタ８の計数動作を
アナログ的に表現したものであり、計数値NORお
よびNOPは記録時および再生時の前記プリセツト
値発生及びプリセツト回路９のプリセツト値であ
り、これは端子１５に印加される記録時と再生時
とで異なる信号により切換えられる。計数値N1
およびN2は前記計数値検出回路１０の検出する
計数値であり、NOR，NOP，N1およびN2の関係は
次式で与えられる。
アナログ的に表現したものであり、計数値NORお
よびNOPは記録時および再生時の前記プリセツト
値発生及びプリセツト回路９のプリセツト値であ
り、これは端子１５に印加される記録時と再生時
とで異なる信号により切換えられる。計数値N1
およびN2は前記計数値検出回路１０の検出する
計数値であり、NOR，NOP，N1およびN2の関係は
次式で与えられる。
N2−NOP／CK１／V ……(1)
NOR＝NOP−ΔN ……(2)
N1−NOR／N2−NOR×10080（％） ……(3)
ここで、Vは垂直同期信号のフレーム周波数、
CKはクロツク周波数、ΔNはバツフア周波数を決
定する値である。
CKはクロツク周波数、ΔNはバツフア周波数を決
定する値である。
第５図は記録時の動作波形図であり、ｂはｎビ
ツト２進カウンタ８の計数動作をアナログ的に表
現したものである。ａは端子１３に入力される垂
直同期信号であり、所々シンク抜け状態となつて
いる。第５図により第３図の動作説明をする。垂
直同期信号ａがプリセツトパルス発生回路１２に
入力されると、この垂直同期信号ａに同期した１
クロツク幅のプリセツトパルスｅが出力され、
RSフリツプフロツプ１１をセツトし、かつ、プ
リセツト回路９を介してｎビツト２進カウンタ８
をプリセツト値NORにセツトする。そしてその直
後から端子１４に入力されるクロツクパルスｇに
より計数を開始し、計数値がN1の時に計数値検
出回路１０にパルスＣを発生させて前記RSフリ
ツプフロツプ１１をリセツトし、前記プリセツト
パルス発生回路１２が垂直同期信号を受け入れる
状態にする。すなわち前記ｎビツト２進カウンタ
８の計数値がNORからN1の間は垂直同期信号の入
力を禁止し、ノイズ対策を行なうものである。そ
してｎビツト２進カウンタ８の計数値がN1から
N2の間に垂直同期信号ａが入力されれば、プリ
セツトパルスｅが出力されｎビツト２進カウンタ
８はプリセツト値NORに再びセツトされ、かつ
RSフリツプフロツプ１１はセツトされ以後同様
の動作を繰り返す。また、何らかの原因で垂直同
期信号ａが抜けた場合には、前記ｎビツト２進カ
ウンタ８は計数値N2まで計数され、計数値N2で
発生する計数値検出回路１０の出力パルスｄをプ
リセツトパルスｅとしてｎビツト２進カウンタ８
をプリセツト値NORにセツトする。かつ、また
RSフリツプフロツプ４もセツトし、前述の動作
を繰り返す。
ツト２進カウンタ８の計数動作をアナログ的に表
現したものである。ａは端子１３に入力される垂
直同期信号であり、所々シンク抜け状態となつて
いる。第５図により第３図の動作説明をする。垂
直同期信号ａがプリセツトパルス発生回路１２に
入力されると、この垂直同期信号ａに同期した１
クロツク幅のプリセツトパルスｅが出力され、
RSフリツプフロツプ１１をセツトし、かつ、プ
リセツト回路９を介してｎビツト２進カウンタ８
をプリセツト値NORにセツトする。そしてその直
後から端子１４に入力されるクロツクパルスｇに
より計数を開始し、計数値がN1の時に計数値検
出回路１０にパルスＣを発生させて前記RSフリ
ツプフロツプ１１をリセツトし、前記プリセツト
パルス発生回路１２が垂直同期信号を受け入れる
状態にする。すなわち前記ｎビツト２進カウンタ
８の計数値がNORからN1の間は垂直同期信号の入
力を禁止し、ノイズ対策を行なうものである。そ
してｎビツト２進カウンタ８の計数値がN1から
N2の間に垂直同期信号ａが入力されれば、プリ
セツトパルスｅが出力されｎビツト２進カウンタ
８はプリセツト値NORに再びセツトされ、かつ
RSフリツプフロツプ１１はセツトされ以後同様
の動作を繰り返す。また、何らかの原因で垂直同
期信号ａが抜けた場合には、前記ｎビツト２進カ
ウンタ８は計数値N2まで計数され、計数値N2で
発生する計数値検出回路１０の出力パルスｄをプ
リセツトパルスｅとしてｎビツト２進カウンタ８
をプリセツト値NORにセツトする。かつ、また
RSフリツプフロツプ４もセツトし、前述の動作
を繰り返す。
このようにすれば垂直同期信号ａが抜けた場合
は計数値検出回路１０の出力パルスｄでバツクア
ツプしてバツフア機能を持たせることができ、垂
直同期信号ａが再来し、ｎビツト２進カウンタ８
の計数値がN1からN2の期間内に入れば再び垂直
同期信号ａによるプリセツト動作で可能となる。
は計数値検出回路１０の出力パルスｄでバツクア
ツプしてバツフア機能を持たせることができ、垂
直同期信号ａが再来し、ｎビツト２進カウンタ８
の計数値がN1からN2の期間内に入れば再び垂直
同期信号ａによるプリセツト動作で可能となる。
以上により信号ｅ、およびｆはV.syncに同期
しており、サーボ回路の基準信号として利用でき
る。
しており、サーボ回路の基準信号として利用でき
る。
第６図は再生時の動作波形図であり、ｂはｎビ
ツト２進カウンタ１０の計数動作をアナログ的に
表現したものである。再生時は端子１５に印加さ
れる再生時を示す信号により垂直同期信号ａの入
力をプリセツトパルス発生回路１２で禁止し、計
数値検出回路１０の出力パルスｄをプリセツトパ
ルスｅとしてビツト２進カウンタ８をプリセツト
値NOPにセツトする。そしてその直後から計数を
開始し、N2まで計数する。以後同様の動作を繰
り返すことにより、再生時のサーボ回路の基準信
号を得る。
ツト２進カウンタ１０の計数動作をアナログ的に
表現したものである。再生時は端子１５に印加さ
れる再生時を示す信号により垂直同期信号ａの入
力をプリセツトパルス発生回路１２で禁止し、計
数値検出回路１０の出力パルスｄをプリセツトパ
ルスｅとしてビツト２進カウンタ８をプリセツト
値NOPにセツトする。そしてその直後から計数を
開始し、N2まで計数する。以後同様の動作を繰
り返すことにより、再生時のサーボ回路の基準信
号を得る。
なお、上記実施例では２進カウンタ８の例とし
てアツプカウンタを用いた例を説明したが、ダウ
ンカウンタによつても同様に実施できる。
てアツプカウンタを用いた例を説明したが、ダウ
ンカウンタによつても同様に実施できる。
このように本発明の基準信号発生装置は、クロ
ツクパルスを計数して所定の計数値に到達したら
基準信号を発生し、この基準信号により計数の初
期値を設定する閉ループを形成する計数手段（ｎ
ビツトの２進カウンタ８、プリセツト回路９、計
数値検出回路１０およびプリセツトパルス発生回
路１２よりなる）を備え、記録時は外部から入力
される垂直同期信号の周期より長い周期で、再生
時は略等しい周期で前記基準信号が得られるよう
に前記初期値を設定する（ｎビツトの２進カウン
タ８、プリセツト回路９およびプリセツトパルス
発生回路１２よりなる）と共に、記録時には前記
初期値の設定を前記垂直同期信号によつても行い
（ｎビツトの２進カウンタ８、プリセツト回路９
およびプリセツトパルス発生回路１２よりなる）、
かつ、少なくとも記録時には前記計数手段の計数
値を検出して得た出力により、前記垂直同期信号
の周期の所定期間において前記垂直同期信号によ
る前記初期値の設定を禁止する（計数値検出回路
１０、RSフリツプフロツプ回路１１およびプリ
セツトパルス発生回路１２よりなる）構成とした
ものである。
ツクパルスを計数して所定の計数値に到達したら
基準信号を発生し、この基準信号により計数の初
期値を設定する閉ループを形成する計数手段（ｎ
ビツトの２進カウンタ８、プリセツト回路９、計
数値検出回路１０およびプリセツトパルス発生回
路１２よりなる）を備え、記録時は外部から入力
される垂直同期信号の周期より長い周期で、再生
時は略等しい周期で前記基準信号が得られるよう
に前記初期値を設定する（ｎビツトの２進カウン
タ８、プリセツト回路９およびプリセツトパルス
発生回路１２よりなる）と共に、記録時には前記
初期値の設定を前記垂直同期信号によつても行い
（ｎビツトの２進カウンタ８、プリセツト回路９
およびプリセツトパルス発生回路１２よりなる）、
かつ、少なくとも記録時には前記計数手段の計数
値を検出して得た出力により、前記垂直同期信号
の周期の所定期間において前記垂直同期信号によ
る前記初期値の設定を禁止する（計数値検出回路
１０、RSフリツプフロツプ回路１１およびプリ
セツトパルス発生回路１２よりなる）構成とした
ものである。
以上説明したように、本発明では全ての構成要
素をデイジタル化したため従来のようなバツフア
周波数の調整が不要であり、また温度変化により
バツフア周波数が変化する欠点も除去でき、コン
デンサ、抵抗、ボリユーム等が不用であり、かつ
集積回路化に適している等の特長を有するもので
ある。
素をデイジタル化したため従来のようなバツフア
周波数の調整が不要であり、また温度変化により
バツフア周波数が変化する欠点も除去でき、コン
デンサ、抵抗、ボリユーム等が不用であり、かつ
集積回路化に適している等の特長を有するもので
ある。
第１図は従来の基準信号発生装置を示すブロツ
ク図、第２図は従来の基準信号発生装置に使用さ
れている無安定マルチの具体回路図、第３図は本
発明による基準信号発生装置の一実施例を示すブ
ロツク図、第４図は第３図のｎビツト２進カウン
タの計数動作をアナログ的に表現した図、第５図
は本発明の基準信号発生装置の記録時の動作波形
図、第６図は再生時の動作波形図である。 ８……ｎビツト２進カウンタ、９……プリセツ
ト回路、１０……計数値検出回路、１１……RS
フリツプフロツプ回路、１２……プリセツトパル
ス発生回路、１３……垂直同期信号入力端子、１
４……クロツク信号入力端子、１５……記録／再
生信号入力端子。
ク図、第２図は従来の基準信号発生装置に使用さ
れている無安定マルチの具体回路図、第３図は本
発明による基準信号発生装置の一実施例を示すブ
ロツク図、第４図は第３図のｎビツト２進カウン
タの計数動作をアナログ的に表現した図、第５図
は本発明の基準信号発生装置の記録時の動作波形
図、第６図は再生時の動作波形図である。 ８……ｎビツト２進カウンタ、９……プリセツ
ト回路、１０……計数値検出回路、１１……RS
フリツプフロツプ回路、１２……プリセツトパル
ス発生回路、１３……垂直同期信号入力端子、１
４……クロツク信号入力端子、１５……記録／再
生信号入力端子。
Claims (1)
- １ クロツクパルスを計数して所定の計数値に到
達したら基準信号を発生し、この基準信号により
計数の初期値を設定する閉ループを形成する計数
手段を備え、記録時は外部から入力される垂直同
期信号の周期より長い周期で、再生時は略等しい
周期で前記基準信号が得られるように前記初期値
を設定すると共に、記録時には前記初期値の設定
を前記垂直同期信号によつても行い、かつ、少な
くとも記録時には前記計数手段の計数値を検出し
て得た出力により、前記垂直同期信号の周期の所
定期間において前記垂直同期信号による前記初期
値の設定を禁止する構成とした基準信号発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152747A JPS5853053A (ja) | 1981-09-26 | 1981-09-26 | 基準信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152747A JPS5853053A (ja) | 1981-09-26 | 1981-09-26 | 基準信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853053A JPS5853053A (ja) | 1983-03-29 |
| JPH0146929B2 true JPH0146929B2 (ja) | 1989-10-11 |
Family
ID=15547273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152747A Granted JPS5853053A (ja) | 1981-09-26 | 1981-09-26 | 基準信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853053A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856108A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | 制御ル−プの基準信号発生装置 |
| JPS60106381A (ja) * | 1983-11-14 | 1985-06-11 | Victor Co Of Japan Ltd | 磁気記録再生装置のモ−タサ−ボ回路 |
| JPS61263378A (ja) * | 1985-05-17 | 1986-11-21 | Hitachi Denshi Ltd | ビデオテ−プレコ−ダ |
-
1981
- 1981-09-26 JP JP56152747A patent/JPS5853053A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5853053A (ja) | 1983-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1568271A (en) | Reference signal generators | |
| US4617594A (en) | Signal generator circuit | |
| US4166250A (en) | Synchronizing signal processing circuit | |
| JP2859082B2 (ja) | ビットクロック再生装置 | |
| US4246545A (en) | Data signal responsive phase locked loop using averaging and initializing techniques | |
| EP0673121B1 (en) | Phase lock detector | |
| US4694256A (en) | Compensation circuit for pulse signals | |
| JPS5853053A (ja) | 基準信号発生装置 | |
| JPS58127485A (ja) | 基準信号発生装置 | |
| JPH0311012B2 (ja) | ||
| JPH04304191A (ja) | ブラシレスモータ駆動回路 | |
| JPS6123838Y2 (ja) | ||
| JPH0119471Y2 (ja) | ||
| KR960036799A (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JPH0456377B2 (ja) | ||
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPH0363249B2 (ja) | ||
| US5357545A (en) | Synchronizing signal detecting circuit | |
| KR930004035Y1 (ko) | 드럼 모터 스위칭 신호의 노이즈 방지회로 | |
| JPS6324665Y2 (ja) | ||
| JPH01189293A (ja) | バーストゲートパルス発生回路 | |
| JPS6048940B2 (ja) | 信号検出回路 | |
| JPS6355812B2 (ja) | ||
| JPS60123130A (ja) | ビデオテープレコーダの再生装置 | |
| JPS583633B2 (ja) | 再生映像信号のタイミング誤差検出方式 |