JPH04304191A - ブラシレスモータ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図４及び図５） 発明が解決しようとする課題（図４及び図５）課題を解
決するための手段（図２及び図３）作用（図２及び図３
） 実施例（図１〜図３） 発明の効果

【０００２】

【産業上の利用分野】本発明はブラシレスモータ駆動回
路に関し、所定の記憶手段に記憶されているデータに基
づいてコイル駆動するようになされたブラシレスモータ
駆動回路に適用して好適なものである。

【０００３】

【従来の技術】従来、ブラシレスモータ駆動回路におい
ては、駆動騒音、トルクリツプル等の低減を目的として
、コイルへの供給電流又は電圧を所定のメモリに記憶さ
れたデータに基づいて印加するようになされたものが提
案されている。

【０００４】この方法においてはホール素子等の回転検
出素子によつて検出されるマグネツト位置情報よりも高
精度の位置情報が必要となるために、ホール素子から得
られる検出信号の数十倍の周波数のクロツクを発生させ
、ホール素子からの位置情報を補間している。

【０００５】すなわち図４は３相両方向（全波）　１２
０°通電方式のブラシレスモータ駆動回路を示し、ホー
ル素子ＨＥ１、ＨＥ２及びＨＥ３からそれぞれ得られる
マグネツト位置の検出信号Ｓ１、Ｓ２及びＳ３を比較回
路２、３及び４にそれぞれ入力することにより、マグネ
ツトを位置に応じて変化する矩形波信号Ｓ５、Ｓ６及び
Ｓ７（図５（Ａ）、（Ｂ）及び（Ｃ））を得る。

【０００６】この矩形波信号Ｓ５、Ｓ６及びＳ７はそれ
ぞれメモリ回路１２のアドレス入力端にアドレス指定信
号として入力されると共に排他的論理和回路６に入力さ
れる。

【０００７】排他的論理和回路６は入力される矩形波信
号Ｓ５、Ｓ６及びＳ７に対して排他的論理和演算を実行
することにより、図５（Ｄ）に示すように矩形波信号Ｓ
５、Ｓ６及びＳ７が変化する全ての時点ｔ１、ｔ２、ｔ
３、ｔ４、ｔ５、ｔ６、ｔ７、……において変化する論
理演算出力信号Ｓ１１を得、エツジ抽出回路９に送出す
ると共にクロツク生成回路部８の位相比較回路２１に送
出する。

【０００８】クロツク生成回路８は電圧制御型発振器（
ＶＣＯ）２３、分周回路２４、位相比較回路２１及び積
分回路２２によつてＰＬＬ（ｐｈａｓｅ　ｌｏｃｋ　ｌ
ｏｏｐ）回路を構成し、ＶＣＯ２３から出力される内部
クロツク信号Ｓ１２を分周回路２４において２Ｎ分周す
ることにより図５（Ｇ）に示すような分周信号Ｓ１３を
得、これを位相比較回路２１に送出することにより、位
相比較回路２１において論理演算出力信号Ｓ１１及び分
周信号Ｓ１３を比較する。

【０００９】位相比較回路２１は比較結果に基づいて得
られる論理演算出力信号Ｓ１１及び分周信号Ｓ１３の誤
差成分Ｓ１４を積分回路２２において積分し、当該積分
結果Ｓ１５をＶＣＯ２３に帰還することにより、図５（
Ｅ）に示すように論理演算出力信号Ｓ１１の２Ｎ倍の周
波数でなる内部クロツク信号Ｓ１２がＶＣＯ２３から出
力される。

【００１０】ここで内部クロツク信号Ｓ１２はＮ進カウ
ンタ構成のカウンタ１１のクロツク入力端に入力される
。

【００１１】またエツジ抽出回路９は演算出力信号Ｓ１
１の変化点において短時間立ち上がるエツジ抽出信号Ｓ
１７（図５（Ｆ））を得、これをカウンタ回路１１のリ
セツト入力端に供給する。

【００１２】従つてカウンタ１１においては、内部クロ
ツク信号Ｓ１２をＮ進カウンタのクロツクとして用いる
と共に、エツジ抽出信号Ｓ１７によつてリセツト動作す
ることにより、論理演算出力信号Ｓ１１の立ち上がり及
び立ち下がりの各変化点ｔ１、ｔ２、ｔ３、ｔ４、ｔ５
、ｔ６、ｔ７、……においてリセツトされると同時に（
すなわちカウント値が０となり）再びカウント動作を開
始し、次のリセツト時点までＮカウントするようになさ
れている。

【００１３】かくしてカウンタ１１は、時点ｔ１〜ｔ２
、ｔ２〜ｔ３、ｔ３〜ｔ４、ｔ４〜ｔ５、ｔ５〜ｔ６、
ｔ６〜ｔ７　、……の各カウント期間においてそれぞれ
０からＮまでのカウント値を表すカウント出力信号Ｓ１
８（図５（Ｈ））をメモリ回路１２のアドレス入力端に
アドレス指定信号として入力する。

【００１４】ここでメモリ回路１２においては、アドレ
ス入力端に入力される矩形波信号Ｓ５、Ｓ６、及びＳ７
のそれぞれの状態から図５（Ｉ）に示すようなアドレス
番号ＡＤＮ１を指定する。

【００１５】従つてこのアドレス番号ＡＤＮ１は３つの
ホール素子ＨＥ１、ＨＥ２及びＨＥ３に基づいて得られ
るマグネツトの位置情報に対応した値となる。

【００１６】またメモリ回路１２のアドレス入力端に入
力されるカウント出力信号Ｓ１８のカウント値０〜Ｎは
、時点ｔ１〜ｔ２、ｔ２〜ｔ３、ｔ３〜ｔ４、ｔ４〜ｔ
５、ｔ５〜ｔ６、ｔ６〜ｔ７　、……をそれぞれ１単位
とするアドレス番号ＡＤＮ１（図５（Ｉ））をさらにＮ
分割したアドレス番号ＡＤＮ２となり、アドレス番号Ａ
ＤＮ１及びＡＤＮ２を組み合わせてマグネツトを位置を
検出することより、アドレス番号ＡＤＮ１だけでマグネ
ツトの位置を検出する場合に比して一段と高精度でマグ
ネツトの位置を検出するようになされている。

【００１７】従つてアドレス番号ＡＤＮ１及びＡＤＮ２
を組み合わせてなるアドレスには当該アドレス番号ＡＤ
Ｎ１及びＡＤＮ２によつて指定されるマグネツトの位置
に対応した駆動信号波形のデータＤ１、Ｄ２及びＤ３が
格納されており、当該波形データＤ１、Ｄ２及びＤ３が
アドレス番号ＡＤＮ１及びＡＤＮ２によつて出力され、
続くデイジタルアナログ変換回路１３、１４及び１５を
介してアナログ信号に変換され、さらに増幅回路１６、
１７及び１８を介して所定レベルに増幅された後、駆動
コイルＬＵ、ＬＶ及びＬＷに出力される。

【００１８】従つて当該駆動コイルＬＵ、ＬＶ及びＬＷ
に通電される駆動電流（又は電圧）波形ＳＵ、ＳＶ及び
ＳＷは図５（Ｊ）、（Ｋ）及び（Ｌ）に示すようにマグ
ネツトの位置に応じて細分割してなる駆動信号波形を組
み合わせたものとなり、当該ブラシレスモータ駆動回路
１は駆動信号波形をマグネツトの位置に応じて発生する
ようになされている。

【００１９】

【発明が解決しようとする課題】ところがこのような方
法によつてブラシレスモータを駆動しようとすると、積
分回路２２を用いたＰＬＬ回路構成のクロツク生成回路
８によつて論理演算出力信号Ｓ１１の２Ｎ倍の周波数で
なる内部クロツク信号Ｓ１２を生成していることにより
、内部クロツク信号Ｓ１２の周波数が演算出力信号Ｓ１
１の周波数の２Ｎ倍の周波数から離れた状態にある場合
、ＰＬＬ回路がロツクインするまでに論理演算出力信号
Ｓ１１が数十周期分必要となる。

【００２０】従つてブラシレスモータが高速かつ一定回
転数で回転している場合には実用上十分な範囲で駆動信
号波形を生成し得るが、ブラシレスモータの起動時等の
回転数が急激に変化した場合には、内部クロツク信号Ｓ
１２及び論理演算出力信号Ｓ１１の関係が変化してしま
うことにより、メモリ回路１２からマグネツトの位置に
応じた正確な駆動信号波形を出力することができず、駆
動信号波形が乱れてしまう問題があつた。

【００２１】従つてブラシレスモータを低騒音かつ低ト
ルクリツプルで駆動することが困難になる。

【００２２】またＶＣＯ２３及び積分回路２２を構成す
るにつき、コンデンサ等の回路素子が必要となることに
より、ＩＣ化する際にこれらの回路素子を外付け部品と
しなければならず、当該ブラシレスモータ駆動回路を小
型化し得ない問題があつた。

【００２３】本発明は以上の点を考慮してなされたもの
で、ブラシレスモータの回転変化に対して一段と応答性
良く駆動信号波形を出力し得るブラシレスモータ駆動回
路を提案しようとするものである。

【００２４】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、ブラシレスモータの回転に同期し
た所定の内部クロツク信号Ｓ４０及び所定の回転検出手
段ＨＥ１、ＨＥ２、ＨＥ３から得られる回転位置検出信
号Ｓ１、Ｓ２、Ｓ３に基づいてブラシレスモータを駆動
するブラシレスモータ駆動回路３０において、周波数の
低いクロツク信号Ｓ３３に基づいてカウント動作し、ブ
ラシレスモータの回転数に同期してリセツトされる第１
のカウンタ４５と、周波数の高いクロツク信号Ｓ３２に
基づいてカウント動作し、ブラシレスモータの回転数に
同期してリセツトされる第２のカウンタ４８と、第１の
カウンタ４５のカウント値を保持する保持手段４６と、
保持手段４６に保持されたカウント値及び第２のカウン
タ４８のカウント値を比較する比較手段４７とを備え、
比較手段４７における比較結果が一致するごとに第２の
カウンタ４８をリセツトすると共に一致結果を内部クロ
ツク信号Ｓ４０として用いるようにする。

【００２５】

【作用】異なる周波数でなるクロツク信号Ｓ３３及びＳ
３２に基づいてカウント動作を実行すると共にブラシレ
スモータの回転数に同期してリセツトされる第１及び第
２のカウンタ４５及び４８のうち周波数の低いクロツク
信号Ｓ３３に基づいてカウント動作する第１のカウンタ
４５のカウント値を所定のレジスタ４６に保持し、当該
レジスタ４６に保持されたカウント値及び周波数の高い
クロツク信号Ｓ３２に基づいてカウント動作する第２の
カウンタ４８のカウント値をそれぞれ比較し、比較結果
が一致するごとに第２のカウンタ４８をリセツトし当該
一致検出信号を内部クロツク信号Ｓ４０として用いたこ
とにより、ブラシレスモータの回転数が変化した際に直
ちに応答する内部クロツク信号を得ることができ、当該
内部クロツク信号に基づいてブラシレスモータの駆動信
号ＳＵ、ＳＶ及びＳＷを出力することにより、ブラシレ
スモータの回転状態に高精度で追従する駆動信号ＳＵ、
ＳＶ及びＳＷを得ることができる。

【００２６】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００２７】図４との対応部分に同一符号を付して示す
図１において、ブラシレスモータ駆動回路３０は、排他
的論理和回路６から出力される論理演算出力信号Ｓ１１
をクロツク発生回路４０に入力する。

【００２８】このクロツク発生回路４０は図２に示すよ
うに、論理演算出力信号Ｓ１１をエツジ抽出回路４１に
入力することにより、演算出力信号Ｓ１１の変化点ｔ１
、ｔ２、ｔ３、……において短時間立ち上がるエツジ抽
出信号Ｓ３１（図３（Ｂ））を得、これを　１／Ｎ分周
回路４３、カウンタ４５及びカウンタ４８のリセツト入
力端に入力すると共に、レジスタ４６のクロツク入力端
に入力する。

【００２９】１／Ｎ分周回路４３はエツジ抽出信号Ｓ３
１によつてリセツトされると共に発振器４２から出力さ
れるクロツク信号Ｓ３２（図３（Ｆ））を１／Ｎ分周す
ることにより図３（Ｃ）に示すクロツク信号Ｓ３３を得
、これをカウンタ４５のクロツク入力端に入力する。

【００３０】カウンタ回路４５はエツジ抽出信号Ｓ３１
によつてリセツトされる（ｔ１）と共にクロツク信号Ｓ
３３に基づいてカウント動作をすることにより、次のリ
セツト動作（ｔ２）までのカウント値（ｍ）を図３（Ｄ
）に示すカウント出力信号Ｓ３４としてレジスタ４６に
送出する。

【００３１】レジスタ４６はエツジ抽出信号Ｓ３１を時
点ｔ２においてクロツク入力端に入力することにより、
当該エツジ抽出信号Ｓ３１が立ち上がる直前（すなわち
カウンタ４５がリセツトされる直前）のカウンタ４５の
カウント値ｍを取り込む（図３（Ｅ））。

【００３２】ここで当該カウント値ｍは論理演算出力信
号Ｓ１１の半周期分の時間Ｔ１に比例した値となつてい
る。

【００３３】またカウンタ４８はクロツク入力端にクロ
ツク信号Ｓ３２を入力すると共にリセツト入力端にエツ
ジ抽出信号Ｓ３１を入力することにより、エツジ抽出信
号Ｓ３１によつてリセツトされた後、カウンタ４５がカ
ウント動作を開始すると同時にカウント動作を開始する
。

【００３４】また当該カウンタ４８は、カウンタ４５に
入力されるクロツク信号Ｓ３３のＮ倍の周波数のクロツ
ク信号Ｓ３２を入力することにより、カウンタ４５がカ
ウント値ｍをカウントする時間（Ｔ１）の　１／Ｎの時
間でカウント値ｍをカウント動作するようになされてお
り、当該カウント結果をカウント出力信号Ｓ３６（図３
（Ｇ））として比較回路４７に送出する。

【００３５】比較回路４７は、レジスタ４６から得られ
るレジスタ出力信号Ｓ３５（図３（Ｅ））及びカウンタ
４８から得られるカウンタ出力信号Ｓ３６（図３（Ｇ）
）をそれぞれ比較し、これらが一致したとき、一致検出
信号Ｓ３７（図３（Ｈ））を続く論理積回路ＡＮＤ１の
第１の入力端に入力すると共に当該カウンタ４８の第２
のリセツト入力端に帰還する。

【００３６】従つてカウンタ４８はレジスタ４６から得
られるレジスタ出力信号Ｓ３５（図３（Ｅ））及びカウ
ンタ４８から得られるカウンタ出力信号Ｓ３６（図３（
Ｇ））が一致したとき、リセツトされるようになされて
いる。

【００３７】ここで図３の時点ｔ２Ａにおいてカウント
値がｍとなつたとき、レジスタ４６には期間Ｔ１におけ
るカウンタ４５のカウント値ｍが既に入力されているこ
とにより、カウンタ４８はリセツトされ、再び０からカ
ウント動作を開始し、当該カウント値が再びｍになると
リセツトされ、以後レジスタ４６の状態が変化するまで
これを繰り返す。

【００３８】この状態において比較回路４７の一致検出
信号Ｓ３７は、Ｔ１の１／Ｎの時間Ｔ２Ａの周期で出力
されることにより、Ｔ１はＴ２のＮ倍となり論理演算出
力信号Ｓ１１の半周期にＮ個の一致検出信号Ｓ３７（す
なわち論理演算出力信号Ｓ１１の２Ｎ倍の周波数でなる
）を得ることができる。

【００３９】ここで論理積回路ＡＮＤ１は第２の入力端
にクロツク信号Ｓ３２を入力し、一致検出信号Ｓ３７及
びクロツク信号Ｓ３２を論理積演算することにより、一
致検出信号Ｓ３７からグリツジと呼ばれる幅の狭いパル
スノイズ成分を除去して出力するようになされている。

【００４０】かくして論理積回路ＡＮＤ１の出力信号を
内部クロツク信号Ｓ４０として図１のカウンタ回路１１
のクロツク入力端に入力する。

【００４１】このようにして内部クロツク信号Ｓ４０を
生成することにより、演算出力信号Ｓ１１の半周期Ｔ１
で当該演算出力信号Ｓ１１の周期をクロツク信号Ｓ３４
を用いて計測し、当該計測した値ｍを用いて続く半周期
において正確な内部クロツク信号Ｓ４０を生成すること
により、論理演算出力信号Ｓ１１の周波数変化に対して
一段と応答性の良い内部クロツク信号Ｓ４０を得ること
ができる。

【００４２】以上の構成において、ブラシレスモータ駆
動回路３０は排他的論理和回路６から出力される論理演
算出力信号Ｓ１１の半周期が経過する時点ｔ２において
当該演算出力信号Ｓ１１の周期を検出し、これに応じた
内部クロツク信号Ｓ４０を直ちに出力し得ることにより
、ブラシレスモータの回転数が急激に変化するような場
合においても、直ちにこれに応じた内部クロツク信号Ｓ
４０を出力することができる。

【００４３】従つて論理演算出力信号Ｓ１１の周期に対
する内部クロツク信号Ｓ４０の個数を常に一定状態に保
つことができることにより、ブラシレスモータの回転数
が急激に変化する場合においてもメモリ回路１２からマ
グネツトの位置に応じた正確な駆動信号波形ＳＵ、ＳＶ
及びＳＷを得ることができる。

【００４４】以上の構成によれば、ブラシレスモータの
回転に同期した内部クロツク信号Ｓ４０の応答性を格段
的に向上し得ることにより、ブラシレスモータの回転状
態によらず常に正確な駆動信号波形ＳＵ、ＳＶ及びＳＷ
を得ることができ、当該ブラシレスモータを常に低騒音
かつ低トルクリツプルで駆動することができる。

【００４５】因に従来のようにＰＬＬ回路を構成する場
合に比してコンデンサ等の回路素子を用いない分、ＩＣ
化する際に当該ブラシレスモータ駆動回路３０を一段と
小型化することができる。

【００４６】

【発明の効果】上述のように本発明によれば、異なる周
波数でなるクロツク信号に基づいてカウント動作を実行
すると共にブラシレスモータの回転数に同期してリセツ
トされる第１及び第２のカウンタのうち周波数の低いク
ロツク信号に基づいてカウント動作する第１のカウンタ
のカウント値を所定のレジスタに保持し、当該レジスタ
に保持された値及び周波数の高いクロツク信号に基づい
てカウント動作する第２のカウンタのカウント値をそれ
ぞれ比較し、比較結果が一致するごとに第２のカウンタ
をリセツトし当該一致検出信号を内部クロツク信号とし
て用いたことにより、ブラシレスモータの回転数に対し
て応答性のよい内部クロツク信号を得ることができ、当
該内部クロツク信号に基づいてブラシレスモータを駆動
することにより、当該ブラシレスモータを一段と低騒音
かつ低トルクリツプルで駆動し得るブラシレスモータ駆
動回路を実現できる。

【図面の簡単な説明】

【図１】本発明によるブラシレスモータ駆動回路の一実
施例を示すブロツク図である。

【図２】本発明によるクロツク信号発生回路の構成を示
すブロツク図である。

【図３】本発明によるクロツク信号生成の説明に供する
信号波形図である。

【図４】従来のブラシレスモータ駆動回路を示すブロツ
ク図である。

【図５】従来のブラシレスモータ駆動回路の動作の説明
に供する信号波形図である。

【符号の説明】

１、３０……ブラシレスモータ駆動回路、６……排他的
論理和回路、９、４１……エツジ抽出回路、１１、４５
、４８……カウンタ、１２……メモリ回路、４０……ク
ロツク発生回路、４２……発振器、４３……　１／Ｎ分
周回路、４６……レジスタ、４７……比較回路、ＡＮＤ
１……論理積回路、ＬＵ、ＬＶ、ＬＷ……駆動コイル。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ブラシレスモータの回転に同期した所定の
   内部クロツク信号及び所定の回転検出手段から得られる
   回転位置検出信号に基づいて上記ブラシレスモータを駆
   動するブラシレスモータ駆動回路において、周波数の低
   いクロツク信号に基づいてカウント動作し、上記ブラシ
   レスモータの回転数に同期してリセツトされる第１のカ
   ウンタと、周波数の高いクロツク信号に基づいてカウン
   ト動作し、上記ブラシレスモータの回転数に同期してリ
   セツトされる第２のカウンタと、上記第１のカウンタの
   カウント値を保持する保持手段と、上記保持手段に保持
   された上記カウント値及び上記第２のカウンタのカウン
   ト値を比較する比較手段とを具え、上記比較手段におけ
   る比較結果が一致するごとに上記第２のカウンタをリセ
   ツトすると共に上記一致結果を上記内部クロツク信号と
   して用いたことを特徴とするブラシレスモータ駆動回路
   。