JPH0147010B2 - - Google Patents
Info
- Publication number
- JPH0147010B2 JPH0147010B2 JP54106421A JP10642179A JPH0147010B2 JP H0147010 B2 JPH0147010 B2 JP H0147010B2 JP 54106421 A JP54106421 A JP 54106421A JP 10642179 A JP10642179 A JP 10642179A JP H0147010 B2 JPH0147010 B2 JP H0147010B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- element isolation
- isolation region
- substrate
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
- H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、新しい素子分離方式による半導体装
置の製造方法に関するものである。
置の製造方法に関するものである。
従来、MOS型又はバイポーラ型のような集積
回路にあつては、ダイオードやトランジスタ等の
素子それぞれを分離する方式としてＰ−Ｎ接合分
離による方式が一般的であつた。例えば第１図に
示すＮチヤネルMOS型トランジスタを用いたIC
においては、低濃度基板１上にN++拡散層２，
３，４，５をトランジスタのソース・ドレインと
なるように配列し、又トランジスタはゲート絶縁
膜８上にゲート材料９を形成し、この直下がチヤ
ネルとして形成される。この時N++拡散層３，４
を分離するのにＰ型の比較的高濃度のP+ストツ
パ層７が用いられる。これは、N++拡散層３と４
が表面の反転層で短絡することを避けるために、
比較的高濃度として、表面の反転耐圧を上昇させ
るためである。この時P+ストツパ層７の幅は、
N++拡散層３と４の各々の空乏層同志が接触しな
い距離、いわゆるパンチスルーを防ぐ距離とリソ
グラフイ技術の２つによつて制限される。例え
ば、通常用いられる基板濃度が1016／cm3付近では
この距離は5μm以上は必要となり、又リソグラフ
イ技術も5μm以下はむずかしい。従つて、この素
子分離領域に5μm以上要するということはチヤネ
ルの長さが5μmというのに比し余りにも長すぎ、
ICの集積度を低下させる大きな要因となつてい
る。
回路にあつては、ダイオードやトランジスタ等の
素子それぞれを分離する方式としてＰ−Ｎ接合分
離による方式が一般的であつた。例えば第１図に
示すＮチヤネルMOS型トランジスタを用いたIC
においては、低濃度基板１上にN++拡散層２，
３，４，５をトランジスタのソース・ドレインと
なるように配列し、又トランジスタはゲート絶縁
膜８上にゲート材料９を形成し、この直下がチヤ
ネルとして形成される。この時N++拡散層３，４
を分離するのにＰ型の比較的高濃度のP+ストツ
パ層７が用いられる。これは、N++拡散層３と４
が表面の反転層で短絡することを避けるために、
比較的高濃度として、表面の反転耐圧を上昇させ
るためである。この時P+ストツパ層７の幅は、
N++拡散層３と４の各々の空乏層同志が接触しな
い距離、いわゆるパンチスルーを防ぐ距離とリソ
グラフイ技術の２つによつて制限される。例え
ば、通常用いられる基板濃度が1016／cm3付近では
この距離は5μm以上は必要となり、又リソグラフ
イ技術も5μm以下はむずかしい。従つて、この素
子分離領域に5μm以上要するということはチヤネ
ルの長さが5μmというのに比し余りにも長すぎ、
ICの集積度を低下させる大きな要因となつてい
る。
従つて本発明目的は、微細な素子分離領域を得
るにあたり、特別なリソグラフイ技術を用いず
に、この素子分離領域に必要な距離を極限まで低
下させることにより半導体装置のの集積度を向上
させることにある。
るにあたり、特別なリソグラフイ技術を用いず
に、この素子分離領域に必要な距離を極限まで低
下させることにより半導体装置のの集積度を向上
させることにある。
本発明は、素子を分離させるのに酸化膜の深い
ウオールを形成することにあり、第２図にその製
造工程の一例を示す。
ウオールを形成することにあり、第２図にその製
造工程の一例を示す。
第２図ａにおいて基板１０素子分離領域に相当
する部分に幅10μm、深さ4μm程度のＵ字型の第
１の溝１１を開ける。これはイオンエツチング法
により形成する。あるいはウエツトエツチングを
用いた、Ｖ字型の溝でもよい。次にこれにｂの如
くエピタキシヤル層１２を5μm程度成長させる
と、Ｕ字型の第１の溝が少しだれた形の第２の溝
１３となる。次に表面を1μm相当の熱酸化する
と、表面に酸化膜１４が付着すると同時に幅が狭
くて、酸化膜の深いウオール溝からなる素子分離
領域１５が形成される。そして、ｄの如く基板表
面の酸化膜１４を除去すると、深さが３〜4μm、
幅が１〜2μm程度のウオール溝からなる素子分離
領域１５が残される。このウオール溝が素子分離
領域に用いられる。この酸化膜１４の深さが3μm
程度あると、N++拡散層１６と１７の空乏層同志
がつながることなく、完全な素子分離が可能とな
る。
する部分に幅10μm、深さ4μm程度のＵ字型の第
１の溝１１を開ける。これはイオンエツチング法
により形成する。あるいはウエツトエツチングを
用いた、Ｖ字型の溝でもよい。次にこれにｂの如
くエピタキシヤル層１２を5μm程度成長させる
と、Ｕ字型の第１の溝が少しだれた形の第２の溝
１３となる。次に表面を1μm相当の熱酸化する
と、表面に酸化膜１４が付着すると同時に幅が狭
くて、酸化膜の深いウオール溝からなる素子分離
領域１５が形成される。そして、ｄの如く基板表
面の酸化膜１４を除去すると、深さが３〜4μm、
幅が１〜2μm程度のウオール溝からなる素子分離
領域１５が残される。このウオール溝が素子分離
領域に用いられる。この酸化膜１４の深さが3μm
程度あると、N++拡散層１６と１７の空乏層同志
がつながることなく、完全な素子分離が可能とな
る。
本発明による方式は、従来素子分離領域に必要
とした5μmの距離を、特別なリソグラフイ技術な
しに1μmに縮小することが可能となり、Ｎ−
MOSICにおいてはその集積度を50％向上するこ
とが可能である。又Ｃ−MOS構造ではＮチヤネ
ルとＰチヤネルの基板の分離に摘要させると、約
２倍近い集積度の向上ができる点でその効果は大
きい。
とした5μmの距離を、特別なリソグラフイ技術な
しに1μmに縮小することが可能となり、Ｎ−
MOSICにおいてはその集積度を50％向上するこ
とが可能である。又Ｃ−MOS構造ではＮチヤネ
ルとＰチヤネルの基板の分離に摘要させると、約
２倍近い集積度の向上ができる点でその効果は大
きい。
また、本発明は微細な素子分離領域得るにあた
り、第１の溝を設けた基板上にエピタキシヤル層
を設け、このエピタキシヤル中に第１の溝よりも
小さい第２の溝を形成し、この第２の溝中に酸化
膜等を埋込み形成している。
り、第１の溝を設けた基板上にエピタキシヤル層
を設け、このエピタキシヤル中に第１の溝よりも
小さい第２の溝を形成し、この第２の溝中に酸化
膜等を埋込み形成している。
つまり、基板上のエピタキシヤル層が基板の段
差を反映した形で成長するので、そのエピタキシ
ヤル層にも基板に設けられた第１の溝よりも小さ
い第２の溝が形成されるのである。
差を反映した形で成長するので、そのエピタキシ
ヤル層にも基板に設けられた第１の溝よりも小さ
い第２の溝が形成されるのである。
このように、本発明は歩留りが低下しやすい微
細なパターン、つまり素子分離領域を作るための
特別なリソグラフイ技術を使用しなくて、上述の
ような信頼性の良い非常に簡単な方法で極めて微
細な素子分離領域を得るために最良な方法を示し
ている。
細なパターン、つまり素子分離領域を作るための
特別なリソグラフイ技術を使用しなくて、上述の
ような信頼性の良い非常に簡単な方法で極めて微
細な素子分離領域を得るために最良な方法を示し
ている。
第１図は従来の素子分離領域の構造を示す主要
断面図、第２図は本発明の素子分離領域の構造を
示す工程断面図。 １２……エピタキシヤル層、１４……酸化膜、
１５……素子分離領域。
断面図、第２図は本発明の素子分離領域の構造を
示す工程断面図。 １２……エピタキシヤル層、１４……酸化膜、
１５……素子分離領域。
Claims (1)
- １ 基板上に設けられたエピタキシヤル層中に素
子分離領域を形成する半導体装置の製造方法にお
いて、前記基板を選択的にエツチング除去して第
１の溝を形成する工程、前記基板上に前記エピタ
キシヤル層を形成し、前記第１の溝上方の前記エ
ピタキシヤル層表面部に前記第１の溝より微細な
幅を持つ第２の溝を設ける工程、前記第２の溝中
に酸化膜を埋め込み形成し、素子分離領域とする
工程を有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10642179A JPS5630737A (en) | 1979-08-21 | 1979-08-21 | Semiconductor ic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10642179A JPS5630737A (en) | 1979-08-21 | 1979-08-21 | Semiconductor ic circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5630737A JPS5630737A (en) | 1981-03-27 |
| JPH0147010B2 true JPH0147010B2 (ja) | 1989-10-12 |
Family
ID=14433191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10642179A Granted JPS5630737A (en) | 1979-08-21 | 1979-08-21 | Semiconductor ic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5630737A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226182A (en) * | 1975-08-25 | 1977-02-26 | Hitachi Ltd | Manufacturing method of semi-conductor unit |
| JPS5260581A (en) * | 1975-11-14 | 1977-05-19 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS5456357A (en) * | 1977-10-14 | 1979-05-07 | Hitachi Ltd | Production of semiconductor device |
| JPS5499575U (ja) * | 1977-12-26 | 1979-07-13 | ||
| JPS5457877A (en) * | 1978-08-28 | 1979-05-10 | Hitachi Ltd | Semiconductor device |
-
1979
- 1979-08-21 JP JP10642179A patent/JPS5630737A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5630737A (en) | 1981-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4013484A (en) | High density CMOS process | |
| KR840005925A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR940012619A (ko) | 반도체장치의 제조방법 | |
| US5179038A (en) | High density trench isolation for MOS circuits | |
| JPS6225452A (ja) | Ｃｍｏｓトランジスタの製造法 | |
| US4228447A (en) | Submicron channel length MOS inverter with depletion-mode load transistor | |
| JP3188779B2 (ja) | 半導体装置 | |
| JPH04264776A (ja) | 半導体装置 | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPS5835966A (ja) | 相補ｍｉｓトランジスタの製造方法 | |
| JPH0147010B2 (ja) | ||
| JPS63192266A (ja) | Ｃｍｏｓ集積回路及びその製造方法 | |
| JPS5984572A (ja) | 半導体装置 | |
| JPS6253952B2 (ja) | ||
| JPS60105247A (ja) | 半導体装置の製造方法 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JP3321613B2 (ja) | シリコン基板中への浅溝・深溝形成方法 | |
| JPS61271854A (ja) | 半導体素子分離構造及びその製造方法 | |
| JPH03290961A (ja) | 相補型ゲートアレー | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| JPH0469433B2 (ja) | ||
| JPS61214457A (ja) | 半導体装置およびその製造方法 | |
| JPS6244820B2 (ja) | ||
| JPS5940563A (ja) | 半導体装置の製造方法 | |
| JPS60149148A (ja) | 半導体基板への溝形成法 |