JPH0147751B2 - - Google Patents
Info
- Publication number
- JPH0147751B2 JPH0147751B2 JP56049544A JP4954481A JPH0147751B2 JP H0147751 B2 JPH0147751 B2 JP H0147751B2 JP 56049544 A JP56049544 A JP 56049544A JP 4954481 A JP4954481 A JP 4954481A JP H0147751 B2 JPH0147751 B2 JP H0147751B2
- Authority
- JP
- Japan
- Prior art keywords
- latch
- voltage
- capacitor
- resistance
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体集積回路装置のラツチアツプ
耐量の測定方法に関し、特に相補形集積回路装置
（以下Ｃ−MOSICという。）のラツチアツプ耐量
の測定の改良に関するものである。
耐量の測定方法に関し、特に相補形集積回路装置
（以下Ｃ−MOSICという。）のラツチアツプ耐量
の測定の改良に関するものである。
従来、Ｃ−MOSICの良否を選別判定するには、
観測者がオシロスコープ等を用いて、基準Ｃ−
MOSICの電圧−電流特性を比較されるべき個々
のＣ−MOSICのそれとの間で比較して、あるい
は実際の機能試験を行なうなどして行われてい
た。しかしこの選別判定はあくまで製品としての
大まかな良否判定であつて良と判断されたものの
劣化のし易さや、寿命を予測することを目的とす
るものでないことは明らかである。また従来より
行われていたＣ−MOSICの良否判別は、通常行
われているものであり、これよりも一歩進んで更
に良と判断されたものの中から劣化し易いもの
や、寿命の短いものを選別判断することは行われ
ていないのが実状である。
観測者がオシロスコープ等を用いて、基準Ｃ−
MOSICの電圧−電流特性を比較されるべき個々
のＣ−MOSICのそれとの間で比較して、あるい
は実際の機能試験を行なうなどして行われてい
た。しかしこの選別判定はあくまで製品としての
大まかな良否判定であつて良と判断されたものの
劣化のし易さや、寿命を予測することを目的とす
るものでないことは明らかである。また従来より
行われていたＣ−MOSICの良否判別は、通常行
われているものであり、これよりも一歩進んで更
に良と判断されたものの中から劣化し易いもの
や、寿命の短いものを選別判断することは行われ
ていないのが実状である。
またＣ−MOSICはその入出力回路端において
Ｃ−MOSICの回路の構成上、寄生トランジスタ
ができ、その組み合わせによつてあたかもサイリ
スタ回路が構成されたような状態になるため、入
出力回路端子に電源電圧より高い電圧あるいは外
来雑音が加わるとサイリスタ回路がターンオン
し、電源から接地端子に異常電流が電源を切るま
で流れ続ける。それがラツチアツプ耐量の劣化と
なつてＣ−MOSICを破壊し、あるいは劣化させ
る。このラツチアツプ耐量については、Ｃ−
MOSICの入出力保護ダイオードの耐圧・寄生ト
ランジスタの耐圧および直流増幅率に依存するこ
とが明らかになつている。
Ｃ−MOSICの回路の構成上、寄生トランジスタ
ができ、その組み合わせによつてあたかもサイリ
スタ回路が構成されたような状態になるため、入
出力回路端子に電源電圧より高い電圧あるいは外
来雑音が加わるとサイリスタ回路がターンオン
し、電源から接地端子に異常電流が電源を切るま
で流れ続ける。それがラツチアツプ耐量の劣化と
なつてＣ−MOSICを破壊し、あるいは劣化させ
る。このラツチアツプ耐量については、Ｃ−
MOSICの入出力保護ダイオードの耐圧・寄生ト
ランジスタの耐圧および直流増幅率に依存するこ
とが明らかになつている。
このようなラツチアツプはＣ−MOSICの固有
の現象でありながら、ラツチアツプ耐量を測定す
ることは従来行われておらず、この点からすれば
従来より行われている良否選別判断は不十分であ
つて本質的な技術課題とは言えず、真に社会的要
求の合致したものとは言えない。これはＣ−
MOSICの信頼性を向上させるには通常の選別判
断で良と選別判断されたものであつても、後に特
性劣化を生じ易いものを予め除去することによつ
て初めてその要求を満たすことができるからであ
る。
の現象でありながら、ラツチアツプ耐量を測定す
ることは従来行われておらず、この点からすれば
従来より行われている良否選別判断は不十分であ
つて本質的な技術課題とは言えず、真に社会的要
求の合致したものとは言えない。これはＣ−
MOSICの信頼性を向上させるには通常の選別判
断で良と選別判断されたものであつても、後に特
性劣化を生じ易いものを予め除去することによつ
て初めてその要求を満たすことができるからであ
る。
そこで、従来から特開昭56−44866号公報に示
されるように、Ｃ−MOSICの信頼性の目安とな
るラツチアツプ耐量を迅速かつ容易に、しかも非
破壊的に求めることができるようにしたＣ−
MOSICのラツチアツプ耐量自動測定装置があつ
た。
されるように、Ｃ−MOSICの信頼性の目安とな
るラツチアツプ耐量を迅速かつ容易に、しかも非
破壊的に求めることができるようにしたＣ−
MOSICのラツチアツプ耐量自動測定装置があつ
た。
第１図はこの装置のブロツク構成を示し、図に
おいて、２１はパルス発生部、２２はその出力パ
ルスを計数するパルス計数部、２３はコンデン
サ、２４，２５はダイオードであり、上記パルス
発生部２１よりの出力パルスはこれらの回路装置
を介して正パルスとしてパルス変化手段なる段階
パルス発生部２９に入力される。この段階パルス
発生部２９はコンデンサ２６，２７、トランジス
タ２８，３０並びに抵抗２０，４１，４２よりな
り、トランジスタ２８のコレクタ、エミツタを電
源＋Ｖ、−Ｖに接続してある。容量C26を有するコ
ンデンサ２６と容量C27を有するコンデンサ２７
との関係はC26≪C27である。
おいて、２１はパルス発生部、２２はその出力パ
ルスを計数するパルス計数部、２３はコンデン
サ、２４，２５はダイオードであり、上記パルス
発生部２１よりの出力パルスはこれらの回路装置
を介して正パルスとしてパルス変化手段なる段階
パルス発生部２９に入力される。この段階パルス
発生部２９はコンデンサ２６，２７、トランジス
タ２８，３０並びに抵抗２０，４１，４２よりな
り、トランジスタ２８のコレクタ、エミツタを電
源＋Ｖ、−Ｖに接続してある。容量C26を有するコ
ンデンサ２６と容量C27を有するコンデンサ２７
との関係はC26≪C27である。
また３１は段階状パルスを被測定物なるＣ−
MOSIC３２へ順次切り換え入力するための切換
選択部、３３はＣ−MOSIC３２の出力端子と接
地との間に接続された抵抗、３５は比較器でＣ−
MOSIC３２の出力電圧と基準電源３４の基準電
源とを比較し、Ｃ−MOSIC３２の出力電圧が大
の時、出力電圧を得るものである。３６はフリツ
プフロルプ構成の電圧保持部、３７は電源電圧切
換部、３８，３９はこの回路のリセツト用スイツ
チである。
MOSIC３２へ順次切り換え入力するための切換
選択部、３３はＣ−MOSIC３２の出力端子と接
地との間に接続された抵抗、３５は比較器でＣ−
MOSIC３２の出力電圧と基準電源３４の基準電
源とを比較し、Ｃ−MOSIC３２の出力電圧が大
の時、出力電圧を得るものである。３６はフリツ
プフロルプ構成の電圧保持部、３７は電源電圧切
換部、３８，３９はこの回路のリセツト用スイツ
チである。
次に動作について説明する。
このような構成の回路では、先ずパルス発生部
２１より出力されたパルスは、コンデンサ２３、
ダイオード２４，２５を介して段階パルス発生部
２９に入り、ここで段階状パルスに変換され、正
の段階状パルスとして切換選択部３１に印加され
る。このときの発生電圧は、コンデンサ２６の両
端にコンデンサ容量（C2）、パルス電流（Ip）、パ
ルス幅（tw）に対応した電圧V0（V0＝1p・tw／
C2）である。この電圧はコンデンサ２６、と２
７の容量がC26≪C27としてあるので、次のパルス
が与えられるまではほぼ一定に保たれ、次のパル
スが印加するとV0だけ増加し、それをエミツタ
ホロワの入力インピーダンス（トランジスタ２
８）を通して取り出すことによつて階段状の電圧
を得ている。
２１より出力されたパルスは、コンデンサ２３、
ダイオード２４，２５を介して段階パルス発生部
２９に入り、ここで段階状パルスに変換され、正
の段階状パルスとして切換選択部３１に印加され
る。このときの発生電圧は、コンデンサ２６の両
端にコンデンサ容量（C2）、パルス電流（Ip）、パ
ルス幅（tw）に対応した電圧V0（V0＝1p・tw／
C2）である。この電圧はコンデンサ２６、と２
７の容量がC26≪C27としてあるので、次のパルス
が与えられるまではほぼ一定に保たれ、次のパル
スが印加するとV0だけ増加し、それをエミツタ
ホロワの入力インピーダンス（トランジスタ２
８）を通して取り出すことによつて階段状の電圧
を得ている。
被測定物のＣ−MOSIC３２の入力端子にある
レベルを越す階段状パルス電圧が印加されたと
き、Ｃ−MOSIC３２の電源VDDと接地間に異常
電流が流れる。この異常電流は抵抗３３によつて
電圧に変換され、比較器３５で、予め定めておい
たラツチアツプ耐量およびラツチアツプ範囲を示
す基準電源３４の電圧と比較される。その異常電
圧が基準電源より大きいと比較器３５より電圧出
力し、それがフリツプフロツプ構成の電圧保持部
３６に印加され、一定状態に保持される。その電
圧保持部３６の出力は、電源電圧切換部３７およ
び放電用トランジスタ３０、パルス発生部２１に
印加され、Ｃ−MOSIC３２の電源電圧、コンデ
ンサ２７の両端電圧を零にし、同時にパルス発生
部２１を停止させる。
レベルを越す階段状パルス電圧が印加されたと
き、Ｃ−MOSIC３２の電源VDDと接地間に異常
電流が流れる。この異常電流は抵抗３３によつて
電圧に変換され、比較器３５で、予め定めておい
たラツチアツプ耐量およびラツチアツプ範囲を示
す基準電源３４の電圧と比較される。その異常電
圧が基準電源より大きいと比較器３５より電圧出
力し、それがフリツプフロツプ構成の電圧保持部
３６に印加され、一定状態に保持される。その電
圧保持部３６の出力は、電源電圧切換部３７およ
び放電用トランジスタ３０、パルス発生部２１に
印加され、Ｃ−MOSIC３２の電源電圧、コンデ
ンサ２７の両端電圧を零にし、同時にパルス発生
部２１を停止させる。
このようにして、比較器３５に出力電圧が出力
されるまでのパルス印加回数（ｎ）を計数部２２
で計数すればそのときのラツチアツプ耐量はｎ×
v0として求められる。そして次のＣ−MOSICの
測定開始は、リセツトスイツチ３８，３９で電圧
保持部３６をリセツトすることにより行われる。
されるまでのパルス印加回数（ｎ）を計数部２２
で計数すればそのときのラツチアツプ耐量はｎ×
v0として求められる。そして次のＣ−MOSICの
測定開始は、リセツトスイツチ３８，３９で電圧
保持部３６をリセツトすることにより行われる。
上述のように計数部２２によつて読み取つたラ
ツチアツプを、既知のラツチアツプ耐量と、雑音
耐量、ラツチアツプ耐量と、信頼性との関係に対
応付ければ、直ちに複数のＣ−MOSICから劣化
し易いものと劣化しにくいものとを識別すること
ができ、一歩進んだ良否選別が可能となる。
ツチアツプを、既知のラツチアツプ耐量と、雑音
耐量、ラツチアツプ耐量と、信頼性との関係に対
応付ければ、直ちに複数のＣ−MOSICから劣化
し易いものと劣化しにくいものとを識別すること
ができ、一歩進んだ良否選別が可能となる。
ところが、上記従来の測定装置では上記ラツチ
アツプのトリガーとなる電気エネルギーを発生す
る回路はエミツタホロワ、切換変換回路等から構
成されており、内部抵抗を有するものであり、こ
のため被測定素子の回路構成、例えば被測定素子
の持つインピーダンスの違いにより、被測定素子
が受ける電気エネルギーの量が違つてくることと
なり、異なる種類の素子についてはその測定耐量
を比較することができないという問題点があつ
た。
アツプのトリガーとなる電気エネルギーを発生す
る回路はエミツタホロワ、切換変換回路等から構
成されており、内部抵抗を有するものであり、こ
のため被測定素子の回路構成、例えば被測定素子
の持つインピーダンスの違いにより、被測定素子
が受ける電気エネルギーの量が違つてくることと
なり、異なる種類の素子についてはその測定耐量
を比較することができないという問題点があつ
た。
また、この装置では被測定素子の異常電流を検
出した時、被測定素子の駆動電源をオフするよう
になつており、本来のラツチアツプ耐量の測定が
できない、つまり外来サージがなくなつた後も異
常電流が流れ続ける場合のサージ電圧をラツチア
ツプ耐量として測定することはできないという問
題点があつた。
出した時、被測定素子の駆動電源をオフするよう
になつており、本来のラツチアツプ耐量の測定が
できない、つまり外来サージがなくなつた後も異
常電流が流れ続ける場合のサージ電圧をラツチア
ツプ耐量として測定することはできないという問
題点があつた。
本願発明は上記のような問題点に鑑みてなされ
たもので、ラツチアツプのトリガーとなる電気エ
ネルギーを予めコンデンサに充電し、この充電エ
ネルギーを被測定装置に印加するようにするとと
もに、該電気エネルギーの印加を停止した状態に
おいても上記動作電流が変化したままとなつた時
の充電エネルギーをラツチアツプ耐量として測定
するようにすることにより、被測定装置にはその
特性によつては影響されることなく一定のエネル
ギー（Ｑ＝CVに相当）が与えられることとなつ
て、測定耐量の比較を異なる種類の素子について
も行なうことができ、しかも本来のラツチアツプ
耐量を測定することができる半導体集積回路装置
のラツチアツプ耐量の測定方法を得ることを目的
とする。
たもので、ラツチアツプのトリガーとなる電気エ
ネルギーを予めコンデンサに充電し、この充電エ
ネルギーを被測定装置に印加するようにするとと
もに、該電気エネルギーの印加を停止した状態に
おいても上記動作電流が変化したままとなつた時
の充電エネルギーをラツチアツプ耐量として測定
するようにすることにより、被測定装置にはその
特性によつては影響されることなく一定のエネル
ギー（Ｑ＝CVに相当）が与えられることとなつ
て、測定耐量の比較を異なる種類の素子について
も行なうことができ、しかも本来のラツチアツプ
耐量を測定することができる半導体集積回路装置
のラツチアツプ耐量の測定方法を得ることを目的
とする。
以下、本願発明の一実施例を図について説明す
る。
る。
第２図は本発明の一実施例によるＣ−MOSIC
のラツチアツプ耐量の測定方法を説明するための
回路構成図であり、図において、１は被測定素
子、２，３はそれぞれ被測定素子１の電源端子、
及び接地端子、４は該被測定素子１の入力または
出力端子、５は被測定素子１の動作電源、７は該
動作電源５からの電流を測定する電流計、９はラ
ツチアツプのトリガーとなる電気エネルギーを蓄
積するためのコンデンサ、１０は該コンデンサ９
の充放電切換用のスイツチ、１１は充電用正電
源、１２は充電用負電源、１３はコンデンサ９の
充電極性を切り換えるための極性切換用のスイツ
チである。
のラツチアツプ耐量の測定方法を説明するための
回路構成図であり、図において、１は被測定素
子、２，３はそれぞれ被測定素子１の電源端子、
及び接地端子、４は該被測定素子１の入力または
出力端子、５は被測定素子１の動作電源、７は該
動作電源５からの電流を測定する電流計、９はラ
ツチアツプのトリガーとなる電気エネルギーを蓄
積するためのコンデンサ、１０は該コンデンサ９
の充放電切換用のスイツチ、１１は充電用正電
源、１２は充電用負電源、１３はコンデンサ９の
充電極性を切り換えるための極性切換用のスイツ
チである。
次に動作について説明する。
スイツチ１０及び１３を図示の状態に保持する
と、コンデンサ９は充電用正電源１１によつて正
極性に充電される。被測定素子１には動作電源５
から動作電圧を供給し、更に必要ならば図示しな
いクロツク回路からクロツクを与えるなどして、
被測定素子１を動作状態に保持しておく。この状
態でスイツチ１０を切り換えてコンデンサ９の充
電正電荷を被測定素子１の入力または出力端子４
に印加する。その後電源電流計７によつて電源電
流が増加していないかどうかを調べる。電源電流
に増加がなければ、コンデンサ９の充電電圧を上
昇して、上記操作を繰り返す。そして電源電流に
増加が認められ、コンデンサによる電圧印加が停
止した後も電源電流が増加したままとなつた時の
コンデンサ充電電圧をラツチアツプ開始電圧とす
る。
と、コンデンサ９は充電用正電源１１によつて正
極性に充電される。被測定素子１には動作電源５
から動作電圧を供給し、更に必要ならば図示しな
いクロツク回路からクロツクを与えるなどして、
被測定素子１を動作状態に保持しておく。この状
態でスイツチ１０を切り換えてコンデンサ９の充
電正電荷を被測定素子１の入力または出力端子４
に印加する。その後電源電流計７によつて電源電
流が増加していないかどうかを調べる。電源電流
に増加がなければ、コンデンサ９の充電電圧を上
昇して、上記操作を繰り返す。そして電源電流に
増加が認められ、コンデンサによる電圧印加が停
止した後も電源電流が増加したままとなつた時の
コンデンサ充電電圧をラツチアツプ開始電圧とす
る。
以上上記コンデンサ９を正電荷を充電する、つ
まり被測定素子の入力または出力端子に電流を流
入する場合について説明したが、上記入力または
出力端子から電流を流出させる状態で測定すると
きには、スイツチ１３を切り換えてコンデンサ９
を負極性に充電するようにすればよい。
まり被測定素子の入力または出力端子に電流を流
入する場合について説明したが、上記入力または
出力端子から電流を流出させる状態で測定すると
きには、スイツチ１３を切り換えてコンデンサ９
を負極性に充電するようにすればよい。
このように本実施例では、動作状態のＣ−
MOSIC１の動作電流値に変化が生ずるまで、コ
ンデンサ９の充電電圧の上昇と、Ｃ−MOSIC１
への該充電電圧の印加とを繰り返し行い、その後
測定用の電圧印加を停止した状態においても上記
動作電流が変化したままとなつた時のコンデンサ
９の充電電圧をラツチアツプ耐量として測定する
ようにしたので、本来のラツチアツプ耐量を測定
することができるだけでなく、被測定素子の持つ
特性に影響されることなくラツチアツプ耐量の測
定が可能となり、異なる種類の素子について測定
耐量の比較をすることができる。
MOSIC１の動作電流値に変化が生ずるまで、コ
ンデンサ９の充電電圧の上昇と、Ｃ−MOSIC１
への該充電電圧の印加とを繰り返し行い、その後
測定用の電圧印加を停止した状態においても上記
動作電流が変化したままとなつた時のコンデンサ
９の充電電圧をラツチアツプ耐量として測定する
ようにしたので、本来のラツチアツプ耐量を測定
することができるだけでなく、被測定素子の持つ
特性に影響されることなくラツチアツプ耐量の測
定が可能となり、異なる種類の素子について測定
耐量の比較をすることができる。
なお上記実施例では、ラツチアツプのトリガー
を被測定素子１の入力あるいは出力端子４に印加
する場合について説明したが、トリガーの印加端
子は電源端子であつてもよい。
を被測定素子１の入力あるいは出力端子４に印加
する場合について説明したが、トリガーの印加端
子は電源端子であつてもよい。
第３図はこのような場合のラツチアツプ測定回
路の構成を示し、コンデンサ９の充電電圧が被測
定素子の電源端子２へ印加されるようになつてい
る点以外は上記第２図に示すものと同様であり、
その測定操作も全く同様である。
路の構成を示し、コンデンサ９の充電電圧が被測
定素子の電源端子２へ印加されるようになつてい
る点以外は上記第２図に示すものと同様であり、
その測定操作も全く同様である。
以上のように本願発明に係る半導体集積回路装
置の測定方法によれば、ラツチアツプのトリガー
となる電気エネルギーを予めコンデンサに充電
し、この充電エネルギーを被測定装置に印加する
ようにするとともに、該電気エネルギーの印加を
停止した状態においても上記動作電流が変化した
ままとなつた時の充電エネルギーをラツチアツプ
耐量として測定するようにしたので、被測定装置
にはその特性によつては影響されることなく一定
のエネルギー（Ｑ＝CVに相当）が与えられるこ
とになつて、測定耐量の比較を異なる種類の素子
についても行なうことができ、しかも本来のラツ
チアツプ耐量を測定することができる効果があ
る。
置の測定方法によれば、ラツチアツプのトリガー
となる電気エネルギーを予めコンデンサに充電
し、この充電エネルギーを被測定装置に印加する
ようにするとともに、該電気エネルギーの印加を
停止した状態においても上記動作電流が変化した
ままとなつた時の充電エネルギーをラツチアツプ
耐量として測定するようにしたので、被測定装置
にはその特性によつては影響されることなく一定
のエネルギー（Ｑ＝CVに相当）が与えられるこ
とになつて、測定耐量の比較を異なる種類の素子
についても行なうことができ、しかも本来のラツ
チアツプ耐量を測定することができる効果があ
る。
第１図は従来のＣ−MOSICのラツチアツプ耐
量の測定方法を示す回路構成図、第２図は本発明
の一実施例によるＣ−MOSICのラツチアツプ耐
量の測定方法を説明するための回路構成図、第３
図は本発明の他の実施例によるＣ−MOSICのラ
ツチアツプ耐量の測定方法を説明するための回路
構成図である。 １……被測定素子、２……電源端子、３……接
地端子、４……入力または出力端子、５……動作
電源、７……電源電流計、９……コンデンサ、１
０……充放電切換用スイツチ、１１，１２……充
電用正、負電源。なお、図中同一符号は同一又は
相当部分を示す。
量の測定方法を示す回路構成図、第２図は本発明
の一実施例によるＣ−MOSICのラツチアツプ耐
量の測定方法を説明するための回路構成図、第３
図は本発明の他の実施例によるＣ−MOSICのラ
ツチアツプ耐量の測定方法を説明するための回路
構成図である。 １……被測定素子、２……電源端子、３……接
地端子、４……入力または出力端子、５……動作
電源、７……電源電流計、９……コンデンサ、１
０……充放電切換用スイツチ、１１，１２……充
電用正、負電源。なお、図中同一符号は同一又は
相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体集積回路装置を動作状態に保持し、該
装置の電源、入力あるいは出力端子にラツチアツ
プのトリガーとなる測定用の電源を印加してラツ
チアツプ耐量を測定する方法において、 上記測定用の電源は、予め充電されたコンデン
サであり、 上記ラツチアツプ耐量の測定は、 上記被測定装置の動作電流値に変化を生ずるま
で、コンデンサの充電電圧の上昇とその充電電圧
の上記端子への印加とを繰り返し行い、 その後測定用の電圧印加を停止した状態におい
ても該動作電流値が変化したままとなつた時、上
記動作電流値変化時のコンデンサの充電電圧をラ
ツチアツプ耐量の測定値とするものであることを
特徴とする半導体集積回路装置のラツチアツプ耐
量の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56049544A JPS57163876A (en) | 1981-03-31 | 1981-03-31 | Measuring method for latch-up dielectric strength of complementary mos integrated-circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56049544A JPS57163876A (en) | 1981-03-31 | 1981-03-31 | Measuring method for latch-up dielectric strength of complementary mos integrated-circuit device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196741A Division JPH01180472A (ja) | 1988-08-05 | 1988-08-05 | 半導体集積回路装置のラッチアップ耐量の測定方法及び測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57163876A JPS57163876A (en) | 1982-10-08 |
| JPH0147751B2 true JPH0147751B2 (ja) | 1989-10-16 |
Family
ID=12834128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56049544A Granted JPS57163876A (en) | 1981-03-31 | 1981-03-31 | Measuring method for latch-up dielectric strength of complementary mos integrated-circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57163876A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144370A (ja) * | 1984-08-07 | 1986-03-04 | Mitsubishi Electric Corp | 静電気破壊試験方法 |
| JPH0721528B2 (ja) * | 1985-05-09 | 1995-03-08 | ロ−ム株式会社 | Ｃｍｏｓ素子のラツチアツプ現象測定方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644866A (en) * | 1979-09-21 | 1981-04-24 | Hitachi Ltd | Measurement of breakdown strength of latch circuit |
-
1981
- 1981-03-31 JP JP56049544A patent/JPS57163876A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57163876A (en) | 1982-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047722A (en) | Apparatus for measuring internal resistance of wet cell storage batteries having non-removable cell caps | |
| US6556019B2 (en) | Electronic battery tester | |
| US8253419B2 (en) | Battery voltage monitoring system for monitoring the battery voltage of a series arrangement of more than two batteries | |
| US4636724A (en) | Method and apparatus for examining electrostatic discharge damage to semiconductor devices | |
| JPH0316626B2 (ja) | ||
| US6756787B2 (en) | Integrated circuit having a current measuring unit | |
| US4267503A (en) | Method and instrument for testing the operating characteristics of a capacitor | |
| US11467204B2 (en) | Testing an integrated capacitor | |
| JP3259370B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
| US7378857B2 (en) | Methods and apparatuses for detecting the level of a liquid in a container | |
| JPH0147751B2 (ja) | ||
| JP2836676B2 (ja) | 半導体要素の試験方法及び装置 | |
| JP2005172796A (ja) | 電流−電圧変換回路 | |
| US3790887A (en) | Amplifying and holding measurement circuit | |
| JPH01180472A (ja) | 半導体集積回路装置のラッチアップ耐量の測定方法及び測定装置 | |
| CN213069006U (zh) | 芯片频率测量装置 | |
| RU2793145C1 (ru) | Устройство для определения нагрузочной способности микросхем | |
| JPH09251059A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| US3644187A (en) | Instrument for measuring conductance or capacitance of an electrical load during operation | |
| JPS6316278A (ja) | 半導体装置静電破壊試験回路 | |
| US2931980A (en) | Test set to measure dynamic properties of diodes | |
| KR200210620Y1 (ko) | 피뢰기 시험장치 | |
| JPS63114140A (ja) | 半導体製造方法 | |
| KR200290641Y1 (ko) | 캐패시터 내구성 시험장치 |