JPH0148568B2 - - Google Patents

Info

Publication number
JPH0148568B2
JPH0148568B2 JP58099962A JP9996283A JPH0148568B2 JP H0148568 B2 JPH0148568 B2 JP H0148568B2 JP 58099962 A JP58099962 A JP 58099962A JP 9996283 A JP9996283 A JP 9996283A JP H0148568 B2 JPH0148568 B2 JP H0148568B2
Authority
JP
Japan
Prior art keywords
state
abnormal
section
address
abnormal state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58099962A
Other languages
English (en)
Other versions
JPS59225464A (ja
Inventor
Mayumi Murakami
Hitoshi Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58099962A priority Critical patent/JPS59225464A/ja
Publication of JPS59225464A publication Critical patent/JPS59225464A/ja
Publication of JPH0148568B2 publication Critical patent/JPH0148568B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明はアブノーマル検出表示制御方式、特に
サービスプロセツサを備えた大型/中型のデータ
処理システムにおいて、フレキシブルなアブノー
マル状態の検出および表示を可能にしたアブノー
マル検出表示制御方式に関するものである。
(B) 従来技術と問題点 第1図は従来方式の例を示す。従来、アブノー
マル状態の表示は、例えば第1図に示す如く、中
央処理装置1や主記憶制御装置2等に設けられた
異常状態を示すラツチ3−1ないし3−6等の信
号を、システム・コンソール4に導き、パネル上
の各種アブノーマル状態表示ランプ5−1〜5−
2等を点灯することにより行われていた。そのた
め、アブノーマル条件が、一意に固定的に定めら
れ、融通性がなく、アブノーマル条件の追加、変
更等が困難であるという問題があつた。
あるシステムでは、運用条件により、特性の状
態をアブノーマル状態として直ちに認知できるよ
うにし、他のシステムでは、同じ状態を正常状態
として運用する必要がある場合が少なくない。従
つて、システムによつて任意にアブノーマル条件
を定めることができるようにすることが望まれ
る。
(C) 発明の目的と構成 本発明は上記問題点の解決を図り、従来から保
守・診断用に用いられているスキヤンアウト回路
を利用することにより、予め任意に設定したアブ
ノーマル条件にもとづいて、アブノーマル状態を
検出し、例えばCRTデイスプレイ装置に検出結
果を表示するようにしたアブノーマル検出表示制
御方式を提供することを目的としている。そのた
め、本発明のアブノーマル検出表示制御方式は、
システムの操作および制御を行うサービス・プロ
セツサと、各装置のハードウエアの内部状態を読
み取り収集するスキヤンアウト回路とを備えたシ
ステムにおいて、システムのアブノーマル状態と
して報告すべき条件を予め設定する条件設定部
と、該条件設定部に設定された条件に対応するハ
ードウエアに割当てられたスキヤンアウト・アド
レスをスキヤンアウト・アドレス・レジスタに設
定するアドレス設定部と、該アドレス設定部に設
定されたスキヤンアウト・アドレスによつて抽出
された内部状態を読み出し内部状態検出部と、該
内部状態検出部によつて検出された状態または操
作コマンドによつて強制的に設定された状態につ
いて上記条件設定部に予め設定された条件に該当
するか否かを判定するアブノーマル状態判定部
と、該アブノーマル状態判定部の判定結果を表示
するアブノーマル状態表示部とをそなえたことを
特徴としている。以下図面を参照しつつ説明す
る。
(D) 発明の実施例 第2図は本発明の一実施例構成、第3図はアブ
ノーマル条件の例を説明するための図、第4図は
第2図図示アブノーマル設定状態記憶部を説明す
るための図、第5図は本発明の一実施例処理説明
図を示す。
図中、1は中央処理装置(CPU)、10はサー
ビス・プロセツサ(SVP)、11はキーボード、
12はデイスプレイ装置、13はスキヤンアウト
回路、14−1ないし14−3はラツチ、5はデ
コーダ、16はスキヤンアウト・アドレス・レジ
スタ、17はインゲート・レジスタ、18はコマ
ンド処理部、19は条件設定部、20はアブノー
マル設定状態記憶部、21はパトロール部、22
はアドレス設定部、23は内部状態検出部、24
はアブノーマル状態判定部、25はアブノーマル
状態表示部を表わす。
中央処理装置1は、遂次命令をフエツチして実
行し、データを処理する装置である。サービス・
プロセツサ10は、中央処理装置1と独立したプ
ロセツサをもち、システムの操作、構成制御等の
機能を司る装置であり、キーボード11、デイス
プレイ装置12を持つている。スキヤンアウト回
路13は、中央処理装置1やその他の装置の各種
内部状態を示すラツチ14−1〜14−3等を読
み取る回路であり、システムの保守・診断用に従
来から用意されている回路である。スキヤンアウ
ト・アドレス・レジスタ16は、予め付与された
ラツチ14−1〜14−3等のアドレスを指定す
るレジスタである。スキヤンアウト・アドレス・
レジスタ16に設定されたアドレスは、デコーダ
15によつてデコードされ、ラツチ14−1〜1
4−3を選択する。選択されたラツチ14−1〜
14−3の内容は、インゲート・レジスタ17は
取り込まれる。サービス・プロセツサ10は、ス
キヤンアウト・アドレス・レジスタ16にアドレ
スをセツトし、インゲート・レジスタ17の内容
を読むことにより、各装置の内部状態を知ること
ができるようになつている。
コマンド処理部18は、キーボード11からサ
ービス・プロセツサ10に対する各種操作コマン
ドを入力し、処理するものである。本発明に関連
する操作コマンドとして、例えば保守・診断のた
めに用いられるエラー強制(FER)コマンドが
ある。例えば、 FER MEM、100、2 とキーインすることにより、メモリの100番地に
2ビツトの擬似障害を発生させることができ、正
しくエラー処理を行うかどうかを試験することが
できるようになつている。
条件設定部19は、どのような状態をアブノー
マルとして認知するかについてのアブノーマル条
件を記憶しておくものである。例えばテーブル形
式でアブノーマル条件を保持してもよく、またプ
ログラムの命令群でもつて、アブノーマル条件を
保持するようにしてもよい。第3図はアブノーマ
ル条件の例を示している。例えば、第3オペレー
シヨン・ステータス・レジスタ(OSPR3)の第
26ビツトは、エラー・チエツクを禁止することを
示す。同じレジスタの第29ビツトは、いわゆるチ
エツク・ストツプで、エラー時にクロツクを停止
することを指示する。第23ビツトは、命令の先行
制御を行わないようにするものである。第30ビツ
トは命令の再試行を禁止するものである。また、
第2オペレーシヨン・ステータス・レジスタ
(OSPR2)第0ビツトないし第15ビツトのいずれ
かが「1」になつていれば、ローカル・メモリが
一部切り離れており、第22ビツトまたは第23ビツ
トが「1」であれば、アドレス変換バツフアがデ
グレードしていることを示す。これらの各ビツト
は、第2図図示各種ラツチ14−1〜14−3に
対応していると考えてよい。例えば、ローカルメ
モリのデグラデーシヨンを行うかどうかは、シス
テムの運用によつて異なる。従つて、ローカルメ
モリのデグラデーシヨン状態をアブノーマル状態
とみるかみないかも、運用条件によつて異なるこ
とになる。すなわち、条件設定部19は、システ
ムの上記の如き内部状態について、アブノーマル
とすべき条件を設定しておくものである。アブノ
ーマル条件は、プログラムの変換、またはテーブ
ルの書き換えにより変更できる。
アブノーマル設定状態記憶部20は、先に説明
したエラー強制(FFR)コマンドにより、強制
的にアブノーマル状態を作り出したときに、その
設定状態を記憶しておくものである。例えば、第
4図図示の如く、システムで共通にアクセス可能
なシステム・コモン領域に設けられる。メモリに
1ビツトまたは2ビツト・エラーを設定している
かどうか、同様にバツフア・メモリにエラーを設
定しているかどうか、保守・診断状態であるかど
うかなどの状態を記憶する。従来のハードウエ
ア・ロジツクでは、このような操作コマンドによ
る設定状態をアブノーマル状態として表示するの
は因難であるが、本発明の場合、以下の説明から
わかるように、アブノーマルの設定解除ミス等の
状態をアブノーマル状態として表示し、保守員に
警告を与えることができる。
パトロール部21は、サービス・プロセツサ1
0におけるマルチ・タスク動作のために、例えば
数100ミリ秒毎にアドレス設定部22を起動する
ものである。アドレス設定部22は、条件設定部
19の内容に従つて、検出すべき内部状態に対応
するスキヤンアウト・アドレスを、スキヤンアウ
ト・アドレス・レジスタ16に順次セツトするも
のである。内部状態検出部23は、スキヤンアウ
ト・アドレス・レジスタ16によつて指定されて
読み出されたインゲート・レジスタ17の内容
を、抽出する。アブノーマル状態判定部24は、
インゲート・レジスタ17からの情報が、予め設
定された条件設定部19の条件に合致するかどう
かを判別する。さらに、上記アブノーマル設定状
態記憶部20がアブノーマル状態を示しているか
どうかについても判別する。アブノーマル状態判
定部24の判定結果は、アブノーマル状態表示部
25は通知される。アブノーマル状態表示部25
は、アブノーマル状態の情報について編集し、表
示フレームを作成して、CRTデイスプレイ装置
12に表示するものである。
次に第5図を参照して、アブノーマル状態の検
出・表示についての処理の流れを説明する。アブ
ノーマル状態の検出の契機が与えられると、まず
処理30によつて、条件設定部からアブノーマル
条件の項目を抽出する。次に処理31によつて、
その項目に対応するスキヤンアウト・アドレスを
スキヤンアウト回路に送出する。そして、処理3
2によつて、インゲート・レジスタの内容を読み
出し、処理33によつて、アブノーマル状態であ
るかどうかを判定する。判定結果を、処理34に
よつて作業域にスタツクする。処理35によつ
て、すべての項目についてのチエツクが終了した
かどうかを判定し、まだである場合には、終了す
るまで、処理30から処理34までを繰り返す。
次に処理36によつて、アブノーマル設定状態
記憶部を参照し、アブノーマル操作による設定状
態がアブノーマルであるかどうかを判定し、アブ
ノーマルであるときに、処理37によつて、結果
をスタツクする。最後に処理38により、スタツ
クされた結果を編集して表示し、オペレータにア
ブノーマル状態の有無を報告する。
(E) 発明の効果 以上説明した如く本発明によれば、アブノーマ
ル条件をシステムによつて任意に定めることがで
き、アブノーマル条件の追加・変更が容易で、フ
レキシブルなアブノーマル状態の検出および表示
が可能となる。さらに、ソフトウエアで作り出し
たハードウエアに起因しない各種アブノーマル状
態を検出して表示することも可能となる。
【図面の簡単な説明】
第1図は従来方式の例、第2図は本発明の一実
施例構成、第3図はアブノーマル条件の例を説明
するための図、第4図は第2図図示アブノーマル
設定状態記憶部を説明するための図、第5図は本
発明の一実施例処理説明図を示す。 図中、1は中央処理装置、10はサービス・プ
ロセツサ、13はスキヤンアウト回路、14−1
〜14−3はラツチ、16はスキヤンアウト・ア
ドレス・レジスタ、17はインゲート・レジス
タ、19は条件設定部、20はアブノーマル設定
状態記憶部、22はアドレス設定部、23は内部
状態検出部、24はアブノーマル状態判定部、2
5はアブノーマル状態表示部を表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 システムの操作および制御を行うサービス・
    プロセツサと、各装置のハードウエアの内部状態
    を読み取り収集するスキヤンアウト回路とを備え
    たシステムにおいて、システムのアブノーマル状
    態として報告すべき条件を予め設定する条件設定
    部と、該条件設定部に設定された条件に対応する
    ハードウエアに割当てられたスキヤンアウト・ア
    ドレスをスキヤンアウト・アドレス・レジスタに
    設定するアドレス設定部と、該アドレス設定部に
    設定されたスキヤンアウト・アドレスによつて抽
    出された内部状態を読み出す内部状態検出部と、
    該内部状態検出部によつて検出された状態または
    操作コマンドによつて強制的に設定された状態に
    ついて上記条件設定部に予め設定された条件に該
    当するか否かを判定するアブノーマル状態判定部
    と、該アブノーマル状態判定部の判定結果を表示
    するアブノーマル状態表示部とをそなえたことを
    特徴とするアブノーマル検出表示制御方式。
JP58099962A 1983-06-03 1983-06-03 アブノ−マル検出表示制御方式 Granted JPS59225464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58099962A JPS59225464A (ja) 1983-06-03 1983-06-03 アブノ−マル検出表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58099962A JPS59225464A (ja) 1983-06-03 1983-06-03 アブノ−マル検出表示制御方式

Publications (2)

Publication Number Publication Date
JPS59225464A JPS59225464A (ja) 1984-12-18
JPH0148568B2 true JPH0148568B2 (ja) 1989-10-19

Family

ID=14261298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58099962A Granted JPS59225464A (ja) 1983-06-03 1983-06-03 アブノ−マル検出表示制御方式

Country Status (1)

Country Link
JP (1) JPS59225464A (ja)

Also Published As

Publication number Publication date
JPS59225464A (ja) 1984-12-18

Similar Documents

Publication Publication Date Title
EP0582464B1 (en) Method and control apparatus for self diagnosis
JP2003501948A (ja) 環状バスシステム等における安全なデータ送信を実行する回路
JPS58225453A (ja) 診断回路の誤り検出方式
JPH0148568B2 (ja)
JPH08278924A (ja) アダプタ診断システム
JPS6250858B2 (ja)
JP2878014B2 (ja) Ram試験方式
JPS61813A (ja) シ−ケンス制御装置の故障個所判定方式
JPS59206951A (ja) 制御記憶誤り検出回路の診断方式
JPS6111855A (ja) デ−タ処理装置の機能診断方式
JPH0546426A (ja) 自己診断回路
JPS6312037A (ja) 診断装置付電子計算機システム
JPS5941013A (ja) プラント運転診断装置
JPH05298139A (ja) 情報処理装置の診断回路
JPH0254342A (ja) 論理装置の診断方式
JPH10124341A (ja) 故障診断方法
JPS59119451A (ja) 電子計算機システムの診断方式
JPS62237850A (ja) 故障診断方式
JPH0887426A (ja) 自己診断状況表示方式
JPS58109943A (ja) ハ−ドウエア診断方式
JPH01156683A (ja) 電子回路パッケージ自己診断方式
JP2000181762A (ja) マイクロプロセッサ
JPH0667921A (ja) 障害処理機能を有する情報処理装置
JPS60164844A (ja) 制御回路の故障検出方式
JPS60251438A (ja) 制御メモリ自己診断方式