JPH0149950B2

JPH0149950B2 -

Info

Publication number: JPH0149950B2
Application number: JP56149795A
Authority: JP
Inventors: Seiya Hamada; Takahiro Koike
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1981-09-22
Filing date: 1981-09-22
Publication date: 1989-10-26
Also published as: JPS5850569A

Description

【発明の詳細な説明】この発明は、ランダム的に発生される目標音を
押鍵にて当て、ゲームを楽しみながら初心者等の
音楽教習に適するようにした音当て教習装置に関
する。

一般に、初心者等の音楽教育にあつては、ゲー
ム的要素を加えて楽しみながら自然のうちに音感
が養われるようにするのが好ましい。

ところが、従来の電子楽器では、ゲーム的要素
に乏しく、初心者等の音楽教育のためには充分で
なかつた。

この発明の目的は、音楽教育上の効果を高める
ためにゲーム的要素を取入れた新規な音当て教習
装置を提供することにある。

すなわち、この発明に係る教習装置は、ランダ
ム的に目標音を発生する手段を備え、この目標音
データと押鍵操作による押鍵データとを比較判定
して、正解あるいは不正解押鍵の判定結果を、判
定効果音によつて表示し得るようにしたものであ
る。

以下図面を参照してこの発明の一実施例を説明
する。第１図はその構成を示したもので、鍵盤回
路１１を備え、その鍵盤回路１１では図では省略
した鍵盤部の押鍵操作に対応して、操作された鍵
の音高に対応する音高データ（キーデータ＝
KD）を発生しこのキーデータは、オア回路１
４、ゲート回路１５を介して取り出し、さらにオ
ア回路１６を介して楽音発生回路１７に供給し、
上記キーデータに対応する音高の楽音信号を形成
させ、スピーカ１８を駆動して演奏音として表現
されるようにする。

また、キーデータは押鍵検出回路１２に供給さ
れる。この押鍵検出回路１２に対しては、後述す
る主制御回路１３からの押鍵検出指令に対応し
て、押鍵操作された鍵の最高音高に対応する音高
データを発生し、押鍵動作の終了に対応して、上
記主制御回路１３に対して押鍵終了（END）信
号を供給するようになる。

また、この装置には乱数発生機構からなる目標
データ発生回路１９が設けられる。この目標デー
タ発生回路１９は、擬似ランダムコード発生回路
２０を備え、音高データとなる目標データを発生
するもので、この目標データは、判定回路２１に
対して、前記押鍵検出回路１２からのキーデータ
Ａ１と共に判定データＢ１として供給し、この両
入力データＡ１とＢ１とを比較判定する。そし
て、「Ａ１＞Ｂ１」「Ａ１＜Ｂ１」「不一致」「一
致」等の判定出力を発生するようにしてなる。こ
の判定回路２１における判定動作は、主制御回路
１３からの判定指令にもとずき実行される。

目標データ発生回路１９におけるランダムコー
ド発生回路２０は、フリツプフロツプ回路２２の
セツト時にゲートの開かれるアンド回路２３を介
して供給されるクロツクφによつて計数駆動され
る例えばシフトレジスタとエクスクルーシブオア
回路で構成されるもので、上記フリツプフロツプ
回路２２は、クロツクφがトリガ信号として供給
されるＴ型フリツプフロツプで構成され、主制御
回路１３からの目標設定指令をＪ端子に供給し、
この種設定指令に対応してセツト出力を発生し、
ランダムコード発生回路２０を計数駆動するよう
になる。

また、このランダムコード発生回路２０からの
目標データに対応する出力データは、比較回路２
４に対して比較データＢとして供給する。この比
較回路２４に対しては、グレード指定スイツチ回
路２５から、目標データ設定範囲を指定する下限
データＡおよび上限データＣが供給され、「Ａ＜
Ｂ＜Ｃ」の状態で比較回路２４から出力信号が発
生される。この比較回路２４からの出力信号は、
フリツプフロツプ回路２２のＫ端子に供給し、こ
れをリセツトしてランダムコード発生回路２０か
らの出力データをその時の出力状態に固定すると
共に、主制御回路１３に対して目標設定終了
（END）信号として供給する。この場合、グレー
ド指定スイツチ回路２５に対しては、後述する正
解信号に対応して指令が与えられ、新たなグルー
ド範囲ＡおよびＣが任意可変設定されるようにな
る。

すなわち、この目標データ発生回路１９から
は、グレード指定スイツチ回路２５で設定された
グレード範囲内で、ランダム的に設定される目標
データが出力され、判定回路２１に供給されるよ
うになるもので、この目標データは、さらにゲー
ト回路２６を介して前記オア回路１４に押鍵検出
回路１２からのキーデータと共に供給されるよう
になる。この場合、ゲート回路２６は、後述する
設定音終了（END）信号の供給されるワンシヨ
ツト回路２７からの信号でゲートが開かれ、目標
設定終了状態で特定される時間だけゲートが開か
れ、目標データに対応する音高の目標音がスピー
カ１８から発生されるようにする。

判定回路２１からの前述した「Ａ１＞Ｂ１」
「Ａ１＜Ｂ１」および「不一致」の判定出力信号
は、不正解処理回路２８に供給され、また「一
致」の判定出力信号は正解処理回路２９に供給さ
れる。この不正解および正解処理回路２８，２９
に対しては、さらに得点処理回路３０からの得点
データが供給されるもので、この得点データは得
点処理回路３０の累算器３１から得られるもの
で、この累算器３１は主制御回路１３からの得点
設定指令によつて、「100点」にプリセツト設定さ
れ、メモリ３２で設定された減算データR₀（この
場合R₀＝−30）が入力されるようになつている。
そして、不正解処理回路２８から前記「不一致」
判定に対応する信号が得られた時に累算器３１は
メモリ３２からの減算データを入力し、プリセツ
トデータから減算する駆動状態（イネーブル＝
EN）とされるもので、この累算器３１の得点デ
ータはさらにレジスタ３３に記憶され、得点表示
器３４で適宜デイジタル的に表示される。この場
合、レジスタ３３は前記得点設定指令でクリアさ
れ、同じく主制御回路１３からの得点表示指令で
ロード指令LDが得えられ、累算器３１のデータ
を読み取り記憶し、得点表示器３４で得点表示が
されるようにする。

不正解および正解処理回路２８，２９は、それ
ぞれ第２図に示すように構成されるもので、それ
ぞれメモリ３５，３６を備え、メモリ３５では失
格点データＲ１を、メモリ３６では合格点データ
Ｒ２をそれぞれ記憶している。この場合、例えば
「Ｒ１＝20」「Ｒ２＝79」である。このメモリ３
５，３６からのデータＲ１およびＲ２は、それぞ
れ比較回路３７，３８に対してそれぞれ比較デー
タＡ２およびＡ３として供給するもので、この比
較回路３７，３８には、さらに前記累算器３１か
らの得点データがＢ２およびＢ３としてそれぞれ
供給されている。そして、比較回路３７からは
「Ａ２＜Ｂ２」および「Ａ２＞Ｂ２」の比較出力
を、比較回路３８からは「Ａ３＞Ｂ３」おれび
「Ａ３＞Ｂ３」の比較出力をそれぞれ発生するも
ので、「Ａ２＜Ｂ２」の比較出力はアンド回路３
９，４０に、「Ａ２＞Ｂ２」の比較出力はアンド
回路４１に供給し、さらに「Ａ３＜Ｂ３」および
「Ａ３＞Ｂ３」のそれぞれ比較出力は、アンド回
路４２，４３に供給してなる。

不正解処理回路２８に供給された前記判定回路
２１からの「Ａ１＞Ｂ１」および「Ａ１＜Ｂ１」
の判定出力信号は、それぞれアンド回路３９，４
０にゲート信号として供給され、また「不一致」
判定出力信号は、オア回路４４に供給する。この
オア回路４４からの出力信号は、微分回路４５で
微分し、その微分パルスはカウンタ４６に計数信
号として供給し、このカウンタ４６の計数値はデ
コーダ４７で「０」〜「４」の出力ラインに信号
を発生させる。そして、このデコーダ４７からの
「１」の計数出力は、不一致信号として前記した
得点処理回路３０に累算器３１に駆動指令ENと
して供給すると共に、オア回路４８を介してオア
回路４４に供給してカウンタ４６を計数歩進させ
る。また、デコーダ４７の計数値「２」の出力信
号は前記アンド回路３９〜４１にそれぞれゲート
信号として供給し、計数値「３」の出力信号は、
オア回路４８に供給すると共に、不正解信号とし
て出力し、主制御回路１３に供給する。そして、
計数値「４」の出力信号は、後述する効果データ
発生回路４９からの失格信号と共にオア回路５０
に供給し、このオア回路５０の出力信号は、カウ
ンタ４６をリセツトし、その計数値を「０」とす
る。ここで、前記アンド回路３９，４０からは、
それぞれ目標音に対する上側（高音側）および下
側（低音側）の不一致方向を示す上および下信号
を発生し、アンド回路４１からは失格信号を出力
するもので、これら信号は効果データ発生回路４
９に供給する。

また、正解処理回路２９においては、判定回路
２１からの「一致」判定信号がオア回路５１に供
給され、このオア回路５１の出力信号は微分回路
５２で微分してカウンタ５３を計数する。このカ
ウンタ５３の計数値データは、デコーダ５４で
「０」〜「３」の出力信号として取り出され、デ
コーダ５４の「１」の出力信号は、正解指令とし
て効果データ発生回路４９に供給する。また、デ
コーダ５４からの「２」の出力信号はアンド回路
４２，４３にゲート信号として供給し、同じく
「３」の出力信号はカウンタ５３を「０」にリセ
ツトすると共に、正解信号として出力し、前記グ
レード指定スイツチ回路２５にグレード変更指令
を与えると共に、主制御回路１３に供給する。そ
して、アンド回路４２からの出力信号は、正解得
点内容信号として効果データ発生回路４９に供給
し、アンド回路４３からの出力信号は、上記効果
データ発生回路４９からの正解・合格信号と共に
オア回路５５を介してオア回路５１に供給し、カ
ウンタ５３を計数歩進させるようにしてなる。

効果データ発生回路４９は、エンコーダ５６を
備え、このエンコーダ５６には不正解処理回路２
８からの上側および下側信号がそれぞれ遅延回路
５７，５８を介して供給され、また失格信号が直
接供給されて、それぞれ上音、下音、失格者の発
生指令が得られるようにされる。また、このエン
コーダ５６には正解処理回路２９からの正解得点
内容信号が直接に、また正確信号が遅延回路５９
を介して供給され、それぞれフアンフアーレ音、
当り音の発生指令を得るようにされるものであ
り、その他主制御回路１３から設定音発生指令が
供給される。そして、このエンコーダ５６に対す
る入力指令信号に対応した効果音種類が効果音デ
ータメモリ６０に供給されるもので、このメモリ
６０はテンポ発生器６１からのテンポクロツクで
駆動されるアドレスカウンタ６２で読み出し制御
され、エンコーダ５６からの指定効果音に対応す
る効果音信号を発生し、オア回路１６を介して楽
音発生回路１７に供給して、スピーカ１８からそ
の効果音が発生されるようになる。また、効果音
データメモリ６０からの効果音データの出力の終
了を、終了（FINISH）検出回路６３で検知し、
この終了検知信号はゲート回路１５およびアンド
回路６４にゲート信号として供給すると共に微分
回路６５に供給し、この微分回路６５からの効果
音終了に対応するパルス信号は、ゲート群６６に
対してゲート信号として供給する。上記アンド回
路６４には、エンコーダ５６に対する入力信号の
供給されるノア回路６７からの信号が供給され、
効果音終了に対応してアンド回路６４から出力信
号を発生し、アドレスカウンタ６２をリセツトし
て初期設定する。

ゲート群６６は、エンコーダ５６に対する各入
力信号のそれぞれ供給される複数のアンド回路に
よつて構成され、このアンド回路はそれぞれ微分
回路６５の出力パルス信号でゲートの開かれるも
ので、上音および下音に対応する信号の供給され
るアンド回路からの出力信号は、オア回路６８に
供給され、このオア回路６８からの出力信号は、
不正解処理回路２８に上下不正解信号として供給
し、オア回路４８に供給してカウンタ４６の計数
歩進に供するようにする。また、失格音に対応す
る信号のゲート群６６からの出力信号は、不正解
処理回路２８および主制御回路１３に失格指令信
号として供給し、またフアンフアーレおよび当り
音に相当するゲート群６６からの出力信号は、オ
ア回路６９を介して正解処理回路２９に正解・合
格指令信号として供給する。そして、さらに設定
音に対応するゲート群６６からの出力信号は、主
制御回路１３に設定音終了（END）信号として
供給すると共に、前述したワンシヨツト回路２７
に供給し、ワンシヨツトパルスを発生してゲート
回路２６のゲートを開くようにする。

主制御回路１３は、スタートスイツチ７０の操
作でセツトされるフリツプフロツプ回路７１を備
えるもので、このフリツプフロツプ回路７１のセ
ツト時出力信号は、オア回路７２に供給する。ま
た、この主制御回路１３に供給される目標データ
発生回路１９からの設定END信号、挿鍵検出回
路１２からの押鍵END信号、さらに効果データ
発生回路４９からの設定音END、正解、失格の
各信号は、オア回路７３および７４で検知され、
上記オア回路７２に供給する。そして、このオア
回路７２からの出力信号は、微分回路７５で微分
し、この微分パルスはオア回路７６を介してカウ
ンタ７７に計数歩進信号として供給する。

また、不正解処理回路２８から供給される不正
解信号は、フリツプフロツプ回路７８をセツト
し、このフリツプフロツプ回路７８のセツト時出
力信号は、微分回路７９で微分し、さらに遅延回
路８０で遅延して上記オア回路７６に供給し、さ
らにこの遅延回路８０からの出力信号はフリツプ
フロツプ回路７８をリセツトする。そして、この
フリツプフロツプ回路７８のリセツト時の出力信
号は、カウンタ７７に対してアツプ、ダウン指令
として供給し、そのリセツト状態でアツプカウン
ト、セツト状態でダウンカウント設定するように
してなる。

カウンタ７７の計数データはデコーダ８１で検
知され、「０」〜「７」の出力信号を発生するも
ので、その「１」の出力信号は前記Ｔ型フリツプ
フロツプ回路２２のＪ端子に目標音設定指令とし
て、「２」の出力信号は効果データ発生回路４９
に設定音発生指令として、「３」の出力信号は前
記オア回路７４と共に得点処理回路３０に得点設
定指令として供給する。また「４」のの出力信号
は押鍵検出回路１２に押鍵検出指令として、「５」
の出力信号は判定回路２１に判定指令として、さ
らに「６」の出力信号はオア回路７４と共に得点
処理回路３０に得点表示指令として供給する。そ
して、「７」の出力信号はイニシヤルクリアIC指
令と共にオア回路８２に供給し、このオア回路８
２からの出力信号は、フリツプフロツプ回路７１
およびカウンタ７７をリセツトする。

第３図は上記のように構成される装置の動作を
説明するフローチヤートを示すもので、以下この
フローチヤートに対応して上記装置の作動を説明
する。まず、第１ステツプ２０１でスタートスイ
ツチ７０の操作によるスタート操作が行なわれ
る。このスイツチ７０が操作されると、フリツプ
フロツプ回路７１がセツトされ、微分回路７５の
微分パルスがオア回路７６を介してカウンタ７７
に計数歩進信号として供給される。この場合、初
期設定のためのイニシヤルクリア目標ICによつ
て、カウンタ７７およびフリツプフロツプ回路７
１はリセツト設定されており、またフリツプフロ
ツプ回路７８は初期状態でリセツトされており、
カウンタ７７はアツプカウント設定されている。

したがつて、上記スタート動作に対応して、カ
ウンタ７７の計数値は「１」に歩進され、デコー
ダ８１から計数「１」に対応して目標音設定指令
が発生され、目標データ設定回路１９のＴ型フリ
ツプフロツプ２２のＪ端子に信号が与えられる。
そして、クロツクφに対応して擬似ランダムコー
ド発生回路２０が駆動され、このランダムコード
発生回路２０からの出力信号に対応する目標音に
対応するランダムに発生するデータが、グレード
指定スイツチ回路２５で設定されたグレード範囲
にある時、上記Ｔ型フリツプフロツプ回路２２が
リセツトされ、ランダムコード発生回路２０から
の発生信号、すなわち、目標音データが固定さ
れ、ステツプ２０２で示す目標音設定動作ら終了
する。

この場合、上記ランダムコード発生回路２０か
らのデータが、設定グレード範囲にあるか否かの
判断は比較回路２４で行なわれ、グレード範囲に
ある時は、この比較回路２４から「Ａ＜Ｂ＜Ｃ」
の出力信号を発生して、上記したようにフリツプ
フロツプ回路２２をリセツトするもので、この比
較回路２４からの出力信号は、設定END信号と
して主制御回路１３のオア回路７４に供給され、
カウンタ７７を歩進してデコーダ８１の「２」の
出力信号、すなわち設定音発生指令が得られるよ
うになる。この指令信号は効果データ発生回路４
９のエンコーダ５６に供給され、効果音データメ
モリ６０に設定音データ選択指令として供給さ
れ、テンポ発生回路６１からのテンポクロツクで
駆動されるアドレスカウンタ６２からのアドレス
指令にもとずき、設定音データがメモリ６０から
読み出し出力される。そして、この設定音データ
はオア回路１６を介して楽音発生回路１７に供給
され、スピーカ１８からステツプ２０３に対応す
る設定音発生動作、すなわち目標音が設定された
ことを知らせる効果音が発生される。

このような設定音発生動作が終了すると、これ
が終了検知回路６３で検知され、ゲート群６６に
微分回路６５からゲート信号が与えられ、前記設
定音発生指令に対応するアンド回路から出力信号
が得られ、設定音END信号として主制御回路１
３に供給され、カウンタ７７を歩進し、デコーダ
８１の「３」の出力信号が発生されるようにな
る。すなわち、得点設定指令が発生され、得点処
理回路３０の累算器３１を「100点」にプリセツ
トし、ステツプ２０４の得点プリセツト動作が行
なわれる。

この場合、上記効果データ発生回路４９からの
設定音END信号は、同時にワンシヨツト回路２
７に与えられ、ゲート回路２６を特定される時間
開き、目標データ設定回路１９で設定された前記
目標データがオア回路１４を介して取り出され、
ゲート回路１５に供給される。この時、前記終了
検出回路６３からの設定効果音終了に対応する出
力信号でゲート回路１５が開かれているため、前
記設定音発生につづいて、目標データに対応する
目標音がスピーカ１８から発生される。

前述したように、デコーダ８１の「３」から出
力信号が得られると、この信号はさらにオア回路
７４にも供給され、カウンタ７７が歩進されてデ
コーダ８１の「４」のラインから出力信号が発生
され、押鍵検出回路１２に押鍵検出指令が与えら
れ、鍵盤部で上記スピーカ１８から発生された目
標音に対応すると思われる鍵の押鍵動作がステツ
プ２０５で示すように行なわれるようになる。こ
のステツプ２０５の押鍵動作が行なわれると、鍵
盤回路１１からキーオン信号と共に操作された鍵
に対応するサンプリングデータが得られ、押鍵検
出回路１２から操作鍵音高に対応したキーデータ
が発生され、前述同様にゲート信号の与えられて
いるゲート回路１５およびオア回路１６を介し
て、このキーデータが楽音発生回路１７に供給さ
れ、操作された鍵に対応する音高の楽音がスピー
カ１８から発生される。また、押鍵検出回路１２
からのキーデータは、同時に前記目標データ設定
回路１９からの目標データと共に判定回路２１に
供給され、適宜記憶保持される。

そして、鍵盤部における押鍵動作が終了する
と、押鍵検出回路１２から押鍵END信号が発生
され、主制御回路１３でオア回路７４を介してカ
ウンタ７７を歩進し、デコーダ８１の「５」のラ
インから出力が発生され、判定回路２１に判定指
令を与えて、ステツプ２０６で示す判定動作や行
なわれる。すなわち、目標データと押鍵に伴なう
キーデータとの比較が行なわれ、目標音と一致す
る音高の鍵の操作された時には、判定回路２１か
ら「一致」出力が得られる。また、目標音とは異
なる音高の鍵の操作された場合には、判定回路２
１から「不一致」出力と共に、目標との異なる方
向が高音側であるか、あるいは低音側であるから
に応じて「Ａ１＞Ｂ＞１」「Ａ１＜Ｂ１」の出力
が発生され、この不一致に関連する判定出力は不
正解処理回路２８に、「一致」判定出力は正解処
理回路２９にそれぞれ供給されるようになる。す
なわち、ステツプ２０７の処理が行なわれ、判定
回路２１から「一致」出力の得られる正解の場合
には、第２図に示した正解処理回路２９において
オア回路５１に信号が入力され、微分回路５２の
出力でカウンタ５３が歩進される。この場合、こ
のカウンタ５３は初期状態でリセツトされてお
り、上記「一致」信号によつて計数値「１」とさ
れ、デコーダ５４の「１」のラインから正解信号
が出力されるようになる。この正解信号は効果デ
ータ発生回路４９において、遅延回路５９を介し
てエンコーダ５６に指令を与え、当り音データを
効果音データメモリ６０に与える。この場合、エ
ンコーダ５６に対する入力信号が存在しない状態
で、ノア回路６７からアンド回路６４にゲート信
号が与えられ、且つ効果音の存在しない状態で終
了検出回路６３から信号が発生されているため、
上記正解信号がエンコーダ５６に供給されるまで
アドレスカウンタ６２はリセツト状態に保持さ
れ、効果音データメモリ６０に対してエンコーダ
５６から当り音の選択指令が与えられる状態で、
アドレスカウンタ６２は初期状態からアドレス計
数を開始し、メモリ６０から当り音データを発生
し、スピーカ１８から当り効果音が発生され、ス
テツプ２０８が実行されるようになる。

このようにして、当り効果音の発生が終了する
と、終了検出回路６３からの検出信号が立ち上
り、微分回路６５からゲート群６６にゲート信号
が与えられて、前記正解信号に対応してオア回路
６９に信号が与えられ、正解・合格信号が正解処
理回路２９に与えられる。正解処理回路２９で
は、上記正解・合格信号がオア回路５５に供給さ
れ、カウンタ５３を歩進してデコーダ５４の
「２」のラインから出力を発生するようになり、
アンド回路４２，４３にゲート信号を与える。

この場合、得点処理回路３０にあつては、累算
器３１が「100点」にプリセツトされたままの状
態であり、この得点が比較回路３８に供給され、
メモリ３６からのデータＲ２（Ｒ２＝79）と比較
される。すなわち、ステツプ２０９の動作が行な
われ、「Ａ３＜Ｂ３」の出力が発生されてアンド
回路４２から出力信号が発生されるようになる。
このアンド回路４２からの出力信号は、正解得点
内容指令として効果データ発生回路４９のエンコ
ーダ５６にフアンフアーレ選択指令として供給さ
れ、前述したと同様に効果データメモリ６０から
フアンフアーレ音データが読み出され、スピーカ
１８から正解合格を表現するフアンフアーレ効果
が発生されるステツプ２１０が実行される。

また、このフアンフアーレ効果音の終了に対応
して、ゲート群６０から出力信号が得られ、オア
回路６９から正解処理回路２９に正解合格信号が
供給されてカウンタ５３を歩進し、デコーダ５４
の「３」のラインから出力信号が発生される。こ
の「３」のラインの出力信号は、カウンタ５３を
リセツトして初期設定すると共に、主制御回路１
３に正解信号として供給され、オア回路７３，７
４を介してカウンタ７７を歩進し、デコーダ８１
の「６」のラインから出力信号が発生され、得点
処理回路３０に得点表示指令を与えて、その時の
累算器３１の得点内容をレジスタ３３に読み出
し、得点表示器３４でステツプ２１１で示すよう
にその得点で表示するようになる。

また、上記正解処理回路２９からの正解信号
は、同時にグレード設定スイツチ回路２５に対し
て、新しいグレード範囲を選定する指令を与え
る。

そして、デコーダ８１の「６」のラインからの
信号は、さらにオア回路７４を介してカウンタ７
７を歩進し、デコーダ８１の「７」のラインから
出力信号を発生させ、フリツプフロツプ回路７１
をリセツトして、音当てゲートの１行程度が終了
される。

また、前記デコーダ８１の「５」のラインから
出力信号を得る判定のステツプ２０６で、発生さ
れた目標音と押鍵により得られた音とが異なる場
合、すなわち不正解押鍵の場合には、判定回路２
１から「不一致」の判定出力と共に、その誤り方
向が高音側からあるいは低音側かを判定する上あ
るいは下の判定出力が得られる。そして、その
「不一致」判定出力は、不正解処理回路２８のオ
ア回路４４に供給され、微分回路４５出力で初期
設定されているカウンタ４６を歩進し、デコーダ
４７の「１」のラインから不一致指令信号が得ら
れるようになる。この不一致指令信号は、得点処
理回路３０の累算器３１に対して動作指令ENを
与え、プリセツトされた「100点」からメモリ３
２に記憶設定された「−30点」を加算し、累算値
を「70点」とする。すなわち、得点減点のステツ
プ２１２が実行される。

デコーダ４７の「１」のラインの信号は、同時
にオア回路４８を介してオア回路４４に供給さ
れ、カウンタ４６を歩進し、デコーダ４７の
「２」のラインから出力信号を発生させ、アンド
回路３９〜４１にゲート信号を与えるようにな
る。

この時、比較回路３７ではその時の累算器３１
の得点データ「70点」とメモリ３５のデータ「Ｒ
１＝20点」とを比較し、「Ａ２＜Ｂ２」の比較出
力を発生しているもので、アンド回路３９，４０
にゲート信号を与えているもので、ここで得点が
Ｒ１以下であるか否かの判断ステツプ２１３が実
行され、このステツプ２１３で「NO」の判断が
されたことになる。したがつて、判定回路２１か
らの上あるいは下の判定出力信号に対応して、ア
ンド回路３９あるいは４０から出力信号が得ら
れ、ステツプ２１４が実行される。このアンド回
路３９あるいは４０からの出力信号は、遅延回路
５７，５８を介してエンコーダ５６に供給され、
上音あるいは下音の選択指令を効果音データメモ
リ６０に供給し、前述したと同様に、押鍵の上、
下の誤り方向を示す効果音をスピーカ１８から発
生させ、ステツプ２１５あるいは２１６を実行さ
せるようになる。また、この効果音の終了に対応
してゲート群６６から出力信号が得られオア回路
６８から上、下不正解信号が発生され、不正解処
理回路２８に供給されて、カウンタ４６を歩進
し、デコーダ４７の「３」のラインから出力信号
を発生させる。この「３」のラインからの出力信
号はオア回路４８，４４を介してカウンタ４６を
さらに歩進し、デコーダ４７の「４」のラインか
ら出力信号を発生してカウンタ４６をリセツトし
て初期設定するようにすると共に、不正解信号と
して主制御回路１３に供給し、フリツプフロツプ
回路７８をセツトする。

このフリツプフロツプ回路７８がセツトされる
と、カウンタ７３がダウンカウント設定されると
共に、微分回路７９からの微分パルスが、遅延回
路８０を介してオア回路７６に供給され、カウン
タ「77」を１つカウントダウンしてデコーダ８１
の「４」のラインから出力信号が得られ、押鍵検
出回路１２に押鍵検出指令を与えるようになる。
すなわち、ステツプ２０５にもどり、目標音に対
応する鍵を再び選択して操作させるようになり、
ステツプ２０６，２０７を繰り返すようになる。

そして、ここで正解鍵が操作されたとすれば、
ステツプ２０８に進み、比較回路３８でその時の
累算器３１の得点と、メモリ３６のＲ２とが比較
されるものであるが、この時は累算器３１の得点
は「70点」であるので比較回路３８から「Ａ３＞
Ｂ３」の出力信号が得られ、アンド回路４３から
出力信号が発生され、カウンタ５３を歩進し、デ
コーダ５４の「３」のラインから出力信号を発生
させてステツプ２１１に進むようになる。

また、ステツプ２０５で再び誤つた鍵が操作さ
れた場合には、ステツプ２０６，２０７で不正解
の判断がされ、ステツプ２１２で再び累算器３１
の累算得点が減点され、ステツプ２１４，２１５
あるいは２１６のステツプが繰り返され、ステツ
プ２０５にもどる。すなわち、目標音とは異なる
音高の鍵が操作される毎にステツプ２０５にもど
るもので、その繰り返し毎に累算器３１の得点は
減じられる。そして、不正解処理回路２８の比較
回路３７で「Ａ２＞Ｂ２」の比較出力が得られる
ようになる。アンド回路４１から失格信号が出力
され、この信号はエンコーダ５６に供給されてス
ピーカ１８からステツプ２１７の失格効果音が発
生されるようになる。そして、この失格効果音の
終了に対応してゲート群６６から、主制御回路１
３に失格信号が供給され、オア回路７３，７４を
介してカウンタ７７を歩進し、デコーダ８１の
「６」のラインからの信号で得点表示されると共
に、このラインの信号でさらにカウンタ７７し歩
進し、デコーダ８１の「７」のラインからの信号
でフリツプフロツプ回路７１をリセツトし、動作
終了する。

第４図はさらに単純化して通常の電子楽器と組
み合わせたゲーム的要素をも持たせ得るようにし
た実施例を示すもので、鍵操作に伴なう音高デー
タはゲート回路１０１およびオア回路１６を介し
て楽音発生回路１７に供給するもので、制御スイ
ツチ１０２を図のように「PLAY」側に投入し、
ゲート回路１６に対してゲート信号を与える状態
では、通常の鍵操作に対応する演奏音がスピーカ
１８から得られる。また、鍵盤回路１１からの音
高データはラツチ回路１０３に供給される。ラツ
チ回路１０３は、例えば鍵数に対応したラツチ記
憶要素を備え、操作された鍵に対応するラツチ記
憶要素に、例えば「１」の情報の記憶されるもの
で、フリツプフロツプ回路１０４のセツト時に上
記ラツチ記憶動作を行なうロード指令が与えられ
る。すなわち、フリツプフロツプ回路１０４がセ
ツトされている状態で、鍵盤部で鍵が操作されれ
ば、その操作鍵音高に対応したラツチ記憶要素に
「１」のデータが記憶されるものであり、複数の
鍵ぎ操作された時には、これら操作された鍵それ
ぞれに対応する記憶要素に「１」のデータがラツ
チ記憶される。そして、これら各鍵に対応するラ
ツチ記憶要素のデータすなわち音高データは、ゲ
ート群１０５および比較回路１０６にそれぞれ供
給し、ゲート群１０５ではリングカウンタ１０７
からの計数データにもとずき、ラツチ回路１０３
の各ラツチ記憶要素の記憶データが順次読み出し
出力されて、ゲート回路１０８に供給されるよう
になる。このゲート信号１０８は、前記制御スイ
ツチ１０２が「GAME」側に投入された時にゲ
ート信号の与えられるもので、ゲート群１０５か
ら読み出された音高データをオア回路１０９に供
給し、さらにオア回路１６を介して音高発生回路
１７に供給して、スピーカ１８から発音されるよ
うになる。

スタートスイツチ７０の操作時の信号は、微分
回路１１０を介してフリツプフロツプ回路１１１
をセツトする。このフリツプフロツプ回路１１１
は、そのセツト時に乱数発生回路１９ａに対して
乱数発生開始指令を与えるもので、この乱数発生
回路１９ａではグレード指定スイツチ回路２５で
設定されたグレード範囲の数値データ、すなわち
音高を表現するコードデータとなつた時に、その
発生データが固定され、このデータがデコーダ１
１２に供給される。そして、このデコーダ１１２
では前記ラツチ回路１０３から得られると同様の
音高データとして比較回路１０６に供給する。

比較回路１０６では、ラツチ回路１０３から供
給される音高データの中に、デコーダ１１２から
得られる乱数的に発生された音高データと等しい
データが存在した時に、イコール信号EQを発生
し、微分回路１１３から微分パルスが発生され
る。この微分パルスはリングカウンタ１０７をリ
セツトすると共に、ラツチ回路１０３にリセツト
指令を与えて記憶データをクリアし、さらにフリ
ツプフロツプ回路１０４および１１４をリセツト
する。

前記乱数発生回路１９ａでは、発生データが前
述したように固定された時に、終了信号を発生
し、この終了信号は微分回路１１５で微分パルス
とされ、フリツプフロツプ回路１０４および１１
４をセツトする。そして、このセツトされたフリ
ツプフロツプ回路１１４からの出力信号は、アン
ド回路１１６にゲート信号を与えるもので、この
アンド回路１１６にはセレクタ１１７からの信号
を供給し、アンド回路１１６からの出力信号はリ
ングカウンタ１０７に対して計数信号として供給
する。

上記セレクタ１１７に対しては、可変分周回路
１１８からの信号を入力Ａとして供給すると共
に、システムクロツクφを入力Ｂとして供給する
もので、前記ゲート回路１０８から音高データの
出力される時にこれをオア回路１１９で検知し、
このオア回路１１９からの出力信号をセレクタ１
１７に対して、入力Ａを選択するセレクト指令
SAとして供給する。ここで、可変分周回路１１
８には、システムクロツクφと共にラツチ回路１
０３から記憶された音高数データを供給し、この
音高数データに対応して適宜分周比を設定し、ク
ロツクφをその選定された分周比で分周してセレ
クタ１１７に供給するものであり、少なくともシ
ステムクロツクφよりも充分大きな周期の信号と
してセレクタ１１７に供給される。そして、この
可変分周回路１１８は、前記微分回路１１３から
のイコール信号EQに対応する微分パルスでリセ
ツトされ、初期設定される。

前記ラツチ回路１０３からの音高データは、さ
らにキーオン検出回路１２０に供給され、鍵盤部
で鍵が操作され、新しい音高データがラツチ回路
１０３にラツチ記憶される毎にカーオン信号を検
知する。このキーオン検出信号は、フリツプフロ
ツプ回路１２１にリセツト指令として、またアド
レスカウンタ１２２にオア回路１２３を介してリ
セツト指令として供給されるもので、フリツプフ
ロツプ回路１２１は、前記微分回路１１５からの
乱数発生動作終了に対応する微分パルス信号でセ
ツトされる。そして、このフリツプフロツプ回路
１２１のセツト時出力信号は、テンポクロツク発
生回路１２４からのテンポクロツク信号TCLと
共にアンド回路１２５に供給し、このアンド回路
１２５からの出力信号は、オア回路１２６を介し
てアドレスカウンタ１２２にアドレス歩進信号と
して供給する。上記オア回路１２６には、同じく
テンポクロツツク信号TCLが供給され、フリツ
プフロツプ回路１２７のセツト時にゲート信号の
与えられるアンド回路１２８からの出力信号をも
結合するもので、フリツプフロツプ回路１２７
は、微分回路１１３からの微分パルスによつてセ
ツトされる。この微分回路１１３からの微分パル
スは、微分回路１１５からの微分パルスと共にオ
ア回路１２９に供給し、このオア回路１２９から
の出力信号はテンポクロツク発生回路１２４をリ
セツトして初期設定する。また、微分回路１１５
からの微分パルスは、フリツプフロツプ回路１１
１をリセツトする。

アドレスカウンタ１２２からのテンポクロツク
信号TCLと共に歩進されるアドレスデータは、
ROM等で構成される効果音データメモリ１３０
に読み出しアドレスデータとして供給するもの
で、このデータメモリ１３０に対してはフリツプ
フロツプ回路１２１および１２７から、それぞれ
「テーマ音」および「当り音」の読み出しデータ
指定指令が供給されている。例えば、フリツプフ
ロツプ回路１２１がセツトされている時には、デ
ータメモリ１３０に「テーマ音」の指定が行なわ
れ、アドレスカウンタ１２２からのアドレス歩進
に対応して、データメモリ１３０から目標音が設
定されたことを表現するテーマ音データが読み出
されデコーダ１３１を介してオア回路１６に供給
する。そして、スピーカ１８からテーマ音が発生
されるようにする。

また、このデータメモリ１３０からのデータ読
み出しが終了した時には終了（FINISH）検出回
路１３２でこれが検知され、微分回路１３３で終
了データパルスが得られる。この終了データパル
スは、オア回路１２３に供給すると共に、フリツ
プフロツプ回路１２７にリセツト指令として供給
し、さらにフリツプフロツプ回路１２１のセツト
でゲート信号の与えられるアンド回路１３４に供
給する。そして、このアンド回路１３４からの出
力信号はワンシヨツト回路２７を駆動して、ゲー
ト回路２６を特定される時間開き、デコーダ１１
２から得られる乱数設定された音高データ、すな
わち目標データをオア回路１０９に供給して、ス
ピーカ１８から目標音が発生されるようにする。

すなわち、上記のように構成される装置にあつ
ては、制御スイツチ１０２を図のように
「PLAY」側に設定した場合には、鍵盤部におけ
る通常の演奏が行なわれる。そして、音当てゲー
ムをする場合には制御スイツチ１０２を
「GAME」側に投入して、ゲート回路１０８にゲ
ート信号を与えるように設定する。

このような状態でスタートスイツチ７０が操作
されると、フリツプフロツプ回路１１１がセツト
され、乱数発生回路１９ａが始動され、グレード
指定スイツチ回路２５で設定されたグレード範囲
の乱数データを発生する状態でそのデータが固定
され、デコーダ１１２を介して比較回路１０６に
目標音の音高データとして供給される。このよう
にして、乱数発生動作が終了すると、微分回路１
１５から微分パルスが発生され、ラツチ回路１０
３にロード指令を与えると共に、フリツプフロツ
プ回路１１１をリセツトし、さらにフリツプフロ
ツプ回路１０４，１１４，１２１をセツトして、
アンド回路１２５にゲート信号を与える。すなわ
ち、効果音データメモリ１３０に対して「テーマ
音」の指令を与えると共に、アドレスカウンタ１
３０をテンポクロツク信号TCLで駆動するよう
になり、デコーダ１３１から目標音設定のテーマ
音データが発生され、スピーカ１８からテーマ音
が奏される状態となる。そして、このテーマ音が
終了すると、終了検出回路１３２から検出信号が
発生され、微分回路１３３からの終了パルスは、
アドレスカウンタ１２２をリセツトし、さらにフ
リツプフロツプ回路１２１のセツトでゲートの開
かれるアンド回路１３４を介してワンシヨツト回
路２７を駆動して、ゲート回路２６を特定される
時間だけ開く。すなわち、デコーダ１１２から得
られる目標音の音高データがオア回路１０９，１
６を介して楽音発生回路１７に供給され、スピー
カ１８から目標音が特定される時間だけ発生され
るようになる。

このようにして、スピーカ１８から目標音が発
生されると、ゲーム者はその目標音の音高を認知
してその音高に相当すると思われる鍵を操作し、
この鍵操作に対応して鍵盤回路１１から音高デー
タが出力され、前述したようにロード指令の与え
られているラツチ回路１０３にラツチ記憶され
る。ラツチ回路１０３に音高データが記憶される
と、キーオン検出回路１２０から検出信号が得ら
れ、フリツプフロツプ回路１２１をリセツトする
と共に、そのラツチされた音高データはゲート群
１０５に供給される。この状態ではフリツプフロ
ツプ回路１１４がセツトされており、またゲート
群１０５から出力音高データが存在しないため、
オア回路１１９からセレクタ１１７にセレクト指
令SAが与えられていない。したがつて、アンド
回路１１６からクロツクφに対応する計数信号が
リングカウンタ１０７に与えられ、ゲート群１０
５の各鍵の音高に対応するゲートに高速で順次ゲ
ート信号を与え、ラツチ回路１０３にラツチ記憶
された音高データをサーチし、その音高データに
対応するゲートが開かれた時にゲート群１０５か
らその音高データが出力され、ゲート回路１０
８、オア回路１０９，１６を介して楽音発生回路
１７に供給され、操作鍵音高に対応した演奏音が
スピーカ１８から発生されるようになる。この場
合、このような音高データが出力されると、これ
がオア回路１１９で検知されセレクタ１１７にセ
レクト指令SAが与えられ、可変分周回路１１８
からの信号がリングカウンタ１０７の計数用に供
給されるようになり、充分認知し得る程度の期
間、上記押鍵に伴なう演奏音が発生されるように
なる。すなわち、ゲート群１０５は音高データの
存在するゲート部のみを選択して、そのゲート部
からの音高データを充分認知し得る期間出力さ
せ、音高データの存在しないゲート部は、クロツ
クφで高速にサーチし、いわゆるとび越し制御さ
れるようになる。

このようにして、押鍵操作されその操作鍵に対
応する音高データがラツチ回路１０３に記憶され
る状態となると、そのラツチ音高データは比較回
路１０６でデコーダ１１２からの目標音高データ
と比較される。そして、押鍵音高が目標音音高と
相違する場合には、比較回路１０６からイコール
信号EQは発生されず、スピーカ１８から押鍵音
高に対応する演奏音が得られるのみであり、ゲー
ム者はさらに目標音高と思われる他の鍵を操作
し、その操作鍵音高データをラツチ回路１０３に
さらにラツチ記憶される。そして、この押鍵音高
がまた目標音高と相違する場合には、上記同様に
スピーカ１８からの押鍵音高の演奏音が発生され
るのみである。

そして、鍵盤部で目標音に対応する正解鍵が操
作され、その音高データがラツチ回路１０３にラ
ツチ記憶されると、比較回路１０６からイコール
信号EQが発生され、微分回路１１３から微分パ
ルスが発生される。この微分パルスはフリツプフ
ロツプ回路１０４をリセツトし、ラツチ回路１０
３をクリアすると共に、フリツプフロツプ回路１
２７をセツトして、効果音データメモリ１３０に
「当り音」の指定をし、さらにアンド回路１２８
にゲート信号を与えてアドレスカウンタ１２２を
テンポクロツク信号TCLで駆動する。すなわち、
データメモリ１３０から当り音データが出力さ
れ、デコーダ１３１から当り音に相当する楽音デ
ータが発生され、スピーカ１８から正解押鍵を表
示する当り音が奏されるようになる。そして、こ
の当り音が終了すると終了検出回路１３２から検
出信号が得られ、微分回路１３３からの出力パル
スでアドレスカウンタ１２２、フリツプフロツプ
回路１２７がリセツトされ、１つの音当てゲーム
動作が終了する。

以上のようにこの発明によれば、ランダム的に
発生される目標音を聴取し、この目標音の音高に
対応する鍵を操作して、正確な音高判別がされか
た否かを自動的に判定し、その判定結果が効果音
として表現されると共に、その判定過程における
得点が表示されるものである。とくに、第１図の
実施例によれば、不正解の場合、目標音が押鍵音
に対して高音側に位置するか低音側に位置するか
を判定して表示し、正解の場合は正解音を発生
し、さらに、一定以上の得点を獲得した場合に
は、フアンフアーレによる効果音の表示されるも
のである。したがつて、独習的な音感学習が楽し
みながら効果的に実行できるものである。

なお、これまでの説明においては、目標音を聴
取して押鍵をするようにしたが、目標音を無音と
し、効果音を目標音との音高差に関連したものと
すれば、この効果音をたよりに目標音にいち早く
到達することができるようになるような、ゲーム
的な楽したを増すことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る教習装置を
説明する構成図、第２図は上記装置の不正解およ
び正解処理回路部を取り出して示す図、第３図は
上記装置の動作を説明するフローチヤート、第４
図はこの発明の他の実施例を説明する構成図であ
る。１１…鍵盤回路、１３…主制御回路、１７…楽
音発生回路、１８…スピーカ、１９…目標データ
設定回路、２０…擬似ランダムパルス発生回路、
２１…判定回路、２５…グレード指定スイツチ回
路、２８…不正解処理回路、２９…正解処理回
路、３０…得点処理回路、４９…効果データ発生
回路、７０…スタートスイツチ、１９ａ…乱数発
生回路、１０３…ラツチ回路、１０６…比較回路
（正解判定）、１３０…効果音データメモリ。

Claims

【特許請求の範囲】１目標音の音高に対応する目標音データをラン
ダム的に発生する目標音データ発生手段１９と、操作者によつて選択指定された鍵に対応する音
の音高データを発生する音高データ発生手段１１
と、上記目標音データと音高データに基づき、上記
目標音データと上記選択された鍵に対応する音高
データとの音高の上下関係を比較判定する比較判
定手段２１と、上記比較判定手段の判定結果に基づき、上記音
高の上下関係を効果音により表示する表示手段４
９，１７と、上記比較判定手段の判定結果に基づき、上記目
標音データと上記選択指定された鍵に対応する音
高データとが不一致した回数に関連した得点を算
出して表示する得点処理手段３０と、を具備したことを特徴とする音当て教習装置。２上記目標音データ発生手段では、その設定範
囲を特定するようにしたことを特徴とする特許請
求の範囲第１項記載の音当て教習装置。３上記目標音データの設定範囲は、押鍵正解毎
に設定変化するようにしたことを特徴とする特許
請求の範囲第２項記載の音当て教習装置。