JPH01501347A - デ−タ処理システムのシステムバスの利用を増大させる装置及び方法 - Google Patents

デ−タ処理システムのシステムバスの利用を増大させる装置及び方法

Info

Publication number
JPH01501347A
JPH01501347A JP62501051A JP50105187A JPH01501347A JP H01501347 A JPH01501347 A JP H01501347A JP 62501051 A JP62501051 A JP 62501051A JP 50105187 A JP50105187 A JP 50105187A JP H01501347 A JPH01501347 A JP H01501347A
Authority
JP
Japan
Prior art keywords
signal
signals
transfer
system bus
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62501051A
Other languages
English (en)
Inventor
ナタッシュ,ポール ジェイ.
セナチア,デ−ビット シ−.
ヘンリ−,ジョン エフ.ジュニア
Original Assignee
ディジタル エクイプメント コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル エクイプメント コ−ポレ−ション filed Critical ディジタル エクイプメント コ−ポレ−ション
Publication of JPH01501347A publication Critical patent/JPH01501347A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 データ処理システムのシステムバス の利用を増大させる装置及び方法 発明の背景 1、発明の分野 本発明は一般にデータ処理システムに関し、より詳しくは、データ処理システム 中のシステムバス上において論理信号を交換することに関する。主メモリシステ ムの挙動を増大させる技術が見出されたのでシステムバス上のデータの移送の増 大が主メモリの増大した能力を利用するために必要となる。
2、関連技術の説明 第1図を参照すると、典型的なデータ処理システムの形態が図示されている。デ ータ処理システムは、少くとも1つの中央処理ユニット10(又は11)と、少 くとも1つの入/出カニニット13(又は14)と、メモリユニット15と、デ ータ処理システムの複数のユニット(又はサブシステム)を結合するシステムバ ス19とを備えている。
中央処理ユニットは、ソフトウェア及び/又はファームウェア命令に従って、複 数の論理信号群を処理する。これらの処理するべき論理信号群と、プログラム命 令連鎖とは、典型的には、メモリユニット15に記憶させることができる。コン ソールユニット12は、中央処理ユニット(1つ以上)に結合することができ、 システムを初期設定するための装置及び内蔵された命令を備えている。コンソー ルユニットは、データ処理システムの作動の開端子として使用することができる 。入/出カニニットは、データ処理システム及び端子ユニット、大量記憶ユニッ ト、通信ユニット並びにデータ処理システムに結合するベキ他の任意のユニット の間のインターフェースを供与する。
次に第2図を参照すると、従来の技術に見られる典型的な主メモリシステムがブ ロック図によって図示されている。主メモリユニット15は、システムバス19 と信号を交換するメモリインターフェースユニット21を備えている。メ、そり インターフェースユニット21は、アレイバス22に結合されており、メモリユ ニットバス22には少くとも1つのメモリアレイユニット26が結合されている 。メモリアレイユニットは、複数の論理信号記憶素子から成り、これらの記憶素 子は、複数の記憶素子群に組織化され、各々のこれらの記憶素子群は、単一のア ドレス論理信号群によってアクセスすることができる。メモリインターフェース ユニット21は、メモリアレイとシステムバスとの間の、アドレス論理信号群に よって特定化される論理信号群の交換を制御する装置を備えている。メモリイン ターフェースユニット21は、メモリユニットに向けられたシステム上の活動を 特定化する装置と、前記信号群の要求を送出するサブシステムに論理信号群を返 送する装置とを備えている。データ信号群のバッファー、誤りの訂正及び制御信 号の発生も、典型的に、メモリインターフェースユニット21において実行され る。
データ処理システムにシステムバスを使用した場合、可変数のサブシステムをシ ステムバスに結合させることによって、多様性が得られるので、多数の形態が可 能となる。しかしデータ処理サブシステムの間の信号群の交換は、システムバス 上において生ずるように強制される。
典型的には、データ処理サブシステム間の衝突はさけながら必要なサブシステム の間の相互作用を許容する仕方で、各々のデータ処理サブシステムがシステムバ スにアクセスすることを可能とするプロトコールが設定される。
プロトコールはバスの活動を過度に制限することがある。
更に、システムバスに結合されるサブシステムの数が増大するにつれて、システ ムバスへのアクセスは、データ処理システムの挙動において制限因子となりうる 。これは、中央処理ユニットによって発生した全部のデータ信号群が主メモリに 記憶される「ライト・スルー」データ処理システムにおいては、特に深刻な問題 となる。
中央処理ユニットと主メモリユニットとの間のデータ信号群の交換は、中央処理 ユニットからの信号群を主メモリユニットに記憶する書込み作動と、主メモリユ ニットから中央処理ユニットに信号群を転送する読出し作動と、主メモリユニッ トに既に記憶されている信号群を中央処理ユニットからの信号によって部分的に 置換する読出し変更書込みとの、3つの群に分類することができる。
この最後の作動は、マスク書込み作動と普通に称されるが、それは、置換すべき 主メモリユニット中に記憶された信号群の信号を特定化するマスク信号とよばれ る信号が、記憶されるべき信号と共に、中央処理システムから転送されるためで ある。周知のように、このマスク書込み作動は、読出し作動又は書込み作動より も多くの時間を必要とする。各々の作動には、指令が関連され、この指令は、必 要な種類の作用を主メモリサブシステムに通知するために主メモリサブシステム に転送される。特に、主メモリユニットの装置は、マスクされた書込みの指令に よって、マスク信号に応答し、到来するデータ信号群に合体されるべきデータ信 号群の読出し作動を開始するようにされる。
システムバスの使用を増大するために、多重書込み指令(次々にアドレス指定さ れる複数の信号群を順々のシステムクロックサイクルにおいて主メモリに書込み 又は記憶させるように転送する指令)を使用することができる。この手順はシス テムバスの利用を改善することができる。しかし、一連の4つのうち3つだけの データ信号群の書込みをシステムが必要とする場合のように、多重書込み手順が 適用されないような、多くの状態が起こりうる。システムバスの利用は、部分的 に充満した順々の信号群の転送において多重書込み作動と同様の手順を使用でき れば、改善でき、この改善は、信号群の転送に直接には使用されないシステムク ロックサイクルの数の減少の結果である。
そのため、多重信号群のうち少くとも1つの群は記憶するべきではないような、 多重信号群の転送によって、データ処理システムバス上のデータ信号群の交換の 効率を増大させる装置及び方法の必要が感じられている。更に、(失われた信号 群と共に)多重群の転送を、その転送のための余分の装置を最小としながら行な うことの必要も感じられている。
発明の概要 本発明の1つの目的は、改良されたデータ処理ユニットを提供することにある。
本発明の別の目的は、システムバス上のデータ信号群の交換の増大を支持しうる データ処理システムを提供することにある。
本発明の特定的な目的は、複数のデータ信号群をデータ処理システムの主メモリ に記憶させると共に、データ処理システム中のシステムバス上に順々の期間の間 に転送させる装置を提供することにある。
本発明の更に特定的な目的は、データ処理サブシステムによって複数の信号群を 転送して主メモリ中に記憶させると共に、順々のサイクルの間に選定された信号 群が記憶されないようにする装置を提供することにある。
本発明の更に別の目的は、順々のシステムクロックサイクルの間にデータ信号群 (少くとも信号群の1つはデータ処理ユニットに記憶すべきではないもの)を受 けることのできる主メモリユニットに組合された装置を提供することにある。
本発明によれば、前述の目的並びに他の目的は、連続したシステムクロックサイ クルに信号群を転送させる指令と、連続したサイクルに主メモリユニットへの信 号群の多重転送を読出し変更書込み作動によって行なわせる指令とを有するデー タ処理システムを提供することによって達成される。前記信号群のうち選定され たものは、メモリサブシステム中に記憶されない。マスクド書込み作動の間にマ スク信号について通常使用される制御線は、関連するデータ信号群がメモリユニ ット中に記憶されるべきでない時を表示する信号を送出する。同様に、マスクド 書込み作動時にのみマスク信号に通常応答する装置は、多重書込み作動の間イネ ーブルされ、システムバスに供給される信号群のうちのどの信号群がメモリサブ システムに記憶されるべきかを制御するために用いられる。
信号群及び関連した制御群が同時に転送されうるようにするため、関連した制御 群が処理された後に書込み作動を禁止する装置が付加される。
本発明のこれらの特徴並びに他の特徴は、図面を参照して以下の説明を読むこと によって理解されよう。
図面の簡単な説明 第1図は、本発明を利用することのできるデータ処理システムの各コンポーネン トのブロック図である。
第2図は、データ信号群をメモリサブシステムに記憶する能力によってデータ処 理システムの挙動に衝撃が笈びうる典型的なデータ処理システムのメモリサブシ ステムのブロック図である。
第3図は、本発明の増大したシステムバスの利用に応答しうるメモリサブシステ ムのブロック図である。
第4図は、システムバスの活動を制御する調停又は制御ユニットを有するデータ 処理システムのブロック図である。
第5a図は、典型的な読出し作動の間システムバスに供給される信号を示す線図 であり、第5b図は、典型的な書込み作動の間システムバスに供給される信号を 示す線図である。
第6図は、本発明に従ってシステムバスに供給される信号を示す線図である。
好適な実施例の詳細な説明 1、各図の詳細な説明 第1,2図については、従来の技術との関連において既に説明した通りである。
次に、第3図を参照すると、本発明を使用することのできる主メモリサブシステ ムがブロック図によって図示されてい゛る。主メモリサブシステム15は、主メ モリサブシステムをシステムバス19に結合するメモリインターフェースユニッ ト40を備えている。メモリインターフェースユニットは、メモリユニットバス 32に結合され、これと信号を交換する。メモリユニットバス32は、複数のメ モリボードと論理信号群を交換する。メモリボード50は、主メモリシステムの 残部に対するメモリボードの関係の一例として図示されている。各々のメモリボ ードは、メモリユニットバス32と論理信号を交換するボードインターフェース ユニット51を備えている。ボードインターフェースユニット51はアレイバス 52と論理信号群を交換する。複数のメモリアレイ53.54はアレイバス52 に結合されている。メモリインターフェースユニット40は、システムバス19 からのマスク信号に通常応答するマスク装置39を備えている。また本発明によ れば、装置39は、全部の書込み指令によってイネーブルされる。メモリインタ ーフェースユニット40は、所定の信号(1個以上)を特定化して、選定された メモリアレイに関連された制御論理部に禁止信号を転送する。しかしユニット4 0による禁止信号の発生は、マスク線上の制御信号をユニット40によって処理 する必要性と、書込み作動を開始させる指令が少くとも1クロツクサイクルだけ データサイクルに先行することによって遅延される。この禁止信号は、一旦発生 すると、関係する信号群の記憶を打切らせる。
第4図を次に参照すると、第1図のデータ処理システムが、調停ユニット又はバ ス制御ユニット50と共に図示されている。バス制御又は調停ユニットは、シス テムバス19に対して信号を送受しうるサブシステムの各々に結合されている。
即ち、制御ユニットは、1以上の中央処環システムと、1以上の入/出力サブシ ステムと、1以上ノ主メモリユニットとに結合されている。調停ユニットの機能 は、データ処理サブシステムによるシステムバスのアクセスを制御することにあ り、調停ユニットの作動は、次のように理解することができる。データ処理ユニ ットサブシステムの作動がシステムバスへのアクセスを要求した場合に、サブシ ステムへのアクセスを要求しているサブシステムは、調停ユニットに要求信号を 送出する。要求信号は、通常は、専用導通路上において制御ユニットに供給され ることによって、要求しているサブシステムをを特定化する。複数のサブシステ ムが任意の時にシステムバスへのアクセスを要求することがあるので、調停ユニ ットは、どのサブシステムがシステムバスに対してアクセスするべきかを定める 決定装置を備えている。システムバスへのアクセスを得るサブシステムを定める アルゴリズムには、優先の配慮、成るサブシステムによるシステムバスの独占の 防止、並びに、データ処理システムの有効な使用にとって不可欠な他の要因が含 まれる。
次に、第5a図を参照すると、システムバスを介して主メモリから信号を取得す ることを含む読出し操作の第1部分が図示されている。システムバスへのアクセ スを得るためにサブシステムの選定について保留された期間は、調停と表示した 活動によって表わされる。イネーブル信号はその直後に、システムバスへのアク セスが許可されたシステムに転送される。次のシステムクロックサイクルの間に 、指令及びアドレス信号がシステムバスに供給される。指令信号が読出し指令を 表わしている場合、1クロツクサイクルがスキップされ、次のサイクルにおいて 確認信号が転送サブシステムに返送される。転送したサブシステムが確認信号を 受けない場合、その信号群は、処理されえなかったもので、転送ユニットは再び バスにアクセスをめてその未処理信号をシステムバスに再供給しなければならな い。主メモリサブシステムは、本発明の理解にとって必要ではない手順によって 、要求された信号群を、バスに供給する。
第5b図を参照すると、書込み作動の手順が図示されている。書込み作動は、指 令及びアドレス信号がシステムバスに供給される際に保持信号が転送サブシステ ムによって調停ユニットに供給される点で読出し作動と相違している。この保持 信号は、データ信号群の転送にとって必要な余分のサイクルについて転送サブシ ステムがシステムバスの制御を保つことを可能とする。これらの指令信号には、 データサイクルの間転送されるマスク信号が関連されている。マスク信号は、主 メモリ中にデータ信号群の一部分のみが記憶されるべき場合に使用される。
そのロケ−シリンに現に記憶されている信号群の残りの部分は不変である。メモ リユニットは、マスクされた書込み指令を作成するために、アドレス指定された 信号群を記憶セルから除去し、除去された信号群の部分を、システムバスに既に 供給された信号群の対応した部分によって代替する装置を備えている。信号群の 代替部分は、マスク信号によって標記される。
第5b図には、4データ信号群多重書込みが破線で表わされている。保持信号は 、3つの余分サイクルについて再供給され、データサイクルは、3つの余分のサ イクルについて存在している通常の多重書込み作動は、マスクド書込み作動を利 用しないので、マスクド信号線は使用されず、読出し作動は開始されない。
次に第6図を参照すると、本発明に従って多重書込み作動を実現するためのシス テムバス上の信号が図示されている。システムバスの指令及びアドレスサイクル の間に供給された指令信号は、書込み作動が後続することと、複数の連続したク ロックサイクルの間に複数のデータ信号群を供給することが作動に含まれること と、主メモリユニットに通報する。バスに信号群を供給するサブシステムは、こ れらの信号群をシステムバスに供給するために必要な数のサイクルについてサブ システムがシステムバスの制御を保つことを可能とする保持信号を送出する。
この作動においてマスク信号は、関係したデータ信号群に関連付けられる。その ためマスク信号とデータ信号との両方カイ4サイクルの間供給される。しかしこ の状態では、マスク信号は、主メモリユニット中に記憶されるべきでない全信号 群を表わしている。しかしメモリサブシステムは、読出し変更書込み作動は行な わない。
2、好適な実施例の作動 サブシステムから主メモリユニットへのデータ信号群の典型的な転送には、単一 のデータ信号群を転送するべき3システムクロツクサイクルが通常歯まれる。バ ス上に複数のデータ信号群を転送することは、単一の信号群ではなく複数の信号 群の指令/アドレス指令の転送について、比較的長い調停期間について、余分な 時間を必要とする。同様に、多重信号群の転送を用いた場合に、少くとも1つの 信号群がメモリユニットに記憶されるべきではないとしても、システムバスにア クセスするのに必要な余分の時間が最小となることによって、システムバスの利 用の増大が結果しつる。
本発明の複数のデータ信号群を転送する技術は、データ処理システムにおいて既 に利用可能な装置及び指令を使用する。マスク書込み指令に関連された多重書込 み指令−マスク制御線は、既に利用可能となっており、既に進行中の書込み作動 を禁止することのできる装置と共に容品に使用することができる(書込み作動は 、メモリインターフェースユニットを通るデータ信号群の高速の転送を保つよう に、データ信号群と共に転送されたマスク信号の分析前に既に開始されている) 。中央処理ユニット又は転送装置は、バッファーレジスター(図示しない)中の データから多重書込みをいつ実行しうるかを認識する装置を既に備えており、失 われた信号群と共に多重書込み作動を実行するべき装置は容易に実現される。同 様に、マスク信号について通常使用される信号線上の制御信号の供給も容易に達 成可能である。最後に、多重書込み指令は、マスク信号線に結合されていてマス ク書込み作動の間のみ通常応答する装置を多重書込み作動においてデータ信号群 を転送する間マスク信号制御線に応答させる。
このように、メモリユニットに記憶させるべきではない信号群による多重書込み 作動は、データ処理システム中に既に実現されている装置及び指令の使用によっ て、データ処理システム中に既に実現されている装置及び指令と共に実現するこ とができる。システムバスにアクセスする反復された成功しなかった試みを含め て、サブシステムがシステムと相互作用するのに必要な回数を少くすることによ って、既に利用可能な装置によってシステムバスの利用の増大が可能となる。
データ処理システムの中央処理サブシステムとメモリサブシステムとの間の相互 作用に関連して以上に説明したが、同等又は以上の処理能力を備えた任意の装置 の間に信号群を転送することにも同一の技術を適用しうろことは言うまでもない 。
以上の説明は、好適な実施例の作用を説明するためのもので、本発明の範囲を制 限するためのものではない。
本発明の範囲は、下記の請求の範囲のみによって制限される。以上の説明から、 多くの変更が当業者によってなされうることは明らかであり、これらの変更は、 本発明の精神及び範囲内に包含されよう。
FIG/ FIG 4 F/66 国際調査報告 入NNE:< To :三E 工:7三肋詰τr C::+”、L S EλR CHRE?CRτON

Claims (2)

    【特許請求の範囲】
  1. 1.記憶すべきデータの転送がなされるのは全クロックサイクルを通じてではな いようにして、連続した複数のクロックサイクルの1ブロックの間に主メモリシ ステムに記憶されるように、システムバスを介して複数のデータ信号群を転送す る方法において、 多重書込み指令を送出し、 連続した複数のクロックサイクルに複数の信号群を転送し、 各々の信号群の転送と同時に、関連する制御信号を、この関連する制御信号がい つメモリユニットに記憶されることが禁止されるかを示すマスク信号線上に転送 し該メモリユニット中の記憶を表示する該制御信号が禁止された時に信号群の記 憶を禁止する 各工程を含む転送方法。
  2. 2.選択された信号群がメモリユニットに記憶されないようにして、複数の連続 したシステムクロックサイクルの間に複数の信号群をメモリユニットに転送する 転送装置であって、 記憶手段と、 複数の連続したクロックサイクルの間に信号群を転送するための転送手段と、 関連する選択された信号群と共にマスク信号線上に制御信号を転送するための制 御手段と、 該制御信号が存在しない時に、転送された信号群を該メモリユニットに記憶する 記憶手段と を有する転送装置。
JP62501051A 1986-01-29 1987-01-29 デ−タ処理システムのシステムバスの利用を増大させる装置及び方法 Pending JPH01501347A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US823,801 1986-01-29
US06/823,801 US4809218A (en) 1986-01-29 1986-01-29 Apparatus and method for increased system bus utilization in a data processing system

Publications (1)

Publication Number Publication Date
JPH01501347A true JPH01501347A (ja) 1989-05-11

Family

ID=25239763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62501051A Pending JPH01501347A (ja) 1986-01-29 1987-01-29 デ−タ処理システムのシステムバスの利用を増大させる装置及び方法

Country Status (8)

Country Link
US (1) US4809218A (ja)
EP (1) EP0290468A1 (ja)
JP (1) JPH01501347A (ja)
AU (1) AU6933187A (ja)
CA (1) CA1274920A (ja)
ES (1) ES2002951A6 (ja)
IL (1) IL81425A (ja)
WO (1) WO1987004824A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69122520T2 (de) * 1990-01-31 1997-02-13 Hewlett Packard Co Vielfachbus-Systemspeicherarchitektur

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3368207A (en) * 1965-05-12 1968-02-06 Ibm File protection to i/o storage
US4104721A (en) * 1976-12-30 1978-08-01 International Business Machines Corporation Hierarchical security mechanism for dynamically assigning security levels to object programs
US4290102A (en) * 1977-10-25 1981-09-15 Digital Equipment Corporation Data processing system with read operation splitting
DE2754890C2 (de) * 1977-12-09 1982-10-28 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung zur Programmunterbrechung
US4245303A (en) * 1978-10-25 1981-01-13 Digital Equipment Corporation Memory for data processing system with command and data buffering
WO1983001544A1 (en) * 1981-10-21 1983-04-28 Elxsi High speed data bus structure and system

Also Published As

Publication number Publication date
CA1274920A (en) 1990-10-02
IL81425A0 (en) 1987-08-31
AU6933187A (en) 1987-08-25
EP0290468A1 (en) 1988-11-17
IL81425A (en) 1990-12-23
WO1987004824A1 (en) 1987-08-13
US4809218A (en) 1989-02-28
ES2002951A6 (es) 1988-10-01

Similar Documents

Publication Publication Date Title
US5553293A (en) Interprocessor interrupt processing system
JPS5943774B2 (ja) 周辺サブシステムの制御方式
JPH11212939A (ja) 共通バスによって相互接続されたプロセッサを有するデータプロセッサユニット間でデータを交換するためのシステム
EP0969384B1 (en) Method and apparatus for processing information, and providing medium
US6209001B1 (en) Back-up system capable of performing back-up operation at optional time
US5168558A (en) Apparatus and method for providing distributed control in a main memory unit of a data processing system
JP2000222226A (ja) アクセス制御装置及びアクセス方法
JPH01501347A (ja) デ−タ処理システムのシステムバスの利用を増大させる装置及び方法
US4954946A (en) Apparatus and method for providing distribution control in a main memory unit of a data processing system
EP0169909B1 (en) Auxiliary memory device
CN115017093B (zh) 一种片上外部总线通信的方法以及装置
JPH11184761A (ja) リードモディファイライト制御システム
JPS599767A (ja) マルチプロセツサ装置
EP0288479B1 (en) Apparatus and method for providing distributed control in a main memory unit of a data processing system
JPH07319840A (ja) マルチcpu装置
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
JP3202215B2 (ja) 記憶装置
JP2702274B2 (ja) データ転送制御方式
JPH05298248A (ja) データ転送制御方式
JP2000339179A (ja) コンピュータシステムにおけるプロセス間通信システム
JP2000020489A (ja) 計算機におけるデータ転送装置
JPH0775006B2 (ja) 記憶装置の制御方法
JPH1185672A (ja) データ伝送装置
JPH0630083B2 (ja) データ転送装置
JPH05210615A (ja) Dma装置