JPH0150930B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は演算装置、とくに浮動小数点演算の仮
数部の演算を行なうための演算装置に関する。

一般に、正規化された浮動小数点数はその正負
を表わす符号と、指数部と、正規化された絶対値
をもつ仮数部とより構成される。

このような浮動小数点数の演算においては、あ
る浮動小数点数の絶対値から他の浮動小数点数の
絶対値の引き算を行ない結果を正規化する必要が
生ずる場合がしばしばある。

この場合には、まず指数部の大きい方の数の指
数に指数部の小さい方の数の指数が等しくなるま
で、指数部の小さい方の数の仮数部を右シフトし
てから、両者の仮数部の絶対値の間で指定された
順序の引き算を行なう。

この引き算において、得られる結果の正負を決
定し、その絶対値を求め、かつ、この絶対値を正
規化する演算を行なう。

この正規化を行なうためには、引き算の結果生
ずる絶対値を表わす数の最初の桁に“１”のビツ
トが現われるまで最上位の桁からの“０”（以後
これをリーデイング０という）の数を数える必要
がある。

従来装置においては、後に詳述するように、上
述の絶対値の引き算が完了し結果の絶対値が一義
的に定まつてからリーデイング０の数を数える演
算を開始しており、このためにそれだけ演算時間
が長くなるという欠点がある。

本発明の目的は上述の従来の欠点を除去した演
算装置を提供することにある。

本発明の装置は、絶対値演算を行ないその演算
結果を正規化する機能を有する演算装置におい
て、下位からのキヤリイ入力“１”の演算を行な
いこの演算結果に相当する値のリーデイング
“０”をカウントする回路と、下位からのキヤリ
イ入力“０”の演算を行ないこの演算結果に相当
する値の各桁毎の補数のリーデイング“０”をカ
ウントする回路と、この二つの回路のいずれかの
出力を前記演算結果により生ずるキヤリイに応答
して選択するようにした選択回路とを含む。

次に、図面を参照して本発明を詳細に説明す
る。

第１図は本発明の一実施例を示すブロツク図で
ある。

本実施例は、第１オペランド格納レジスタ１、
第２オペランド格納レジスタ２、キヤリー入力
“１”の演算器３、キヤリー入力“０”の演算器
４、反転器５、選択器６，１０、演算結果格納レ
ジスタ７、リーデイング０カウント回路８，９お
よびカウント数保持レジスタ１１を含む。

さて、本実施例において絶対値で表わされた第
１オペランドから絶対値で表わされた第２オペラ
ンドを引く引き算は以下のようにして行なわれ
る。

今、第１オペランドをＡ、第２オペランドをＢ
とするとＡ０，Ｂ０である。

これから行なう演算は、Ａ０，Ｂ０の条件
の下で引き算Ａ―Ｂを行なつて、その結果の正負
の情報を得ることと、引き算結果の絶対値｜Ａ―
Ｂ｜を得ることと、この｜Ａ―Ｂ｜に現われるリ
ーデイング０の数を得ることである。

第１オペランドＡはそのまま第１オペランド格
納レジスタ１に格納される。一方、第２オペラン
ドＢはその各桁の“１”，“０”を反転したもの、
すなわちＢの補数としたものが第２オペランド
格納レジスタ２に格納される。

こうしてレジスタ１およびレジスタ２に格納さ
れたＡおよびは、それぞれ演算器３および演算
器４で加算される。

但し、演算器３は最小桁へのキヤリーがある場
合（キヤリー入力“１”）のＡとの加算、つま
りＡ＋＋１の加算を行なう。

一方、演算器４の側は最小桁へのキヤリーがな
い場合（キヤリー入力“０”）のＡ＋の加算、
つまり、通常のＡ＋の加算を行ない、その加算
結果を反転器５により各桁の“１”，“０”を反転
してその補数（つまり（＋）を作る。

こうして得られるＡ＋＋１を与えるべき出力
3000および（＋）を与えるべキ出力5000は、
一方においては選択器６のそれぞれの入力に導か
れ、他方においてはそれぞれ、Ａ＋＋１のリー
デイング０をカウントするリーデイング０カウン
ト回路８、および（＋）のリーデイング０を
カウントするリーデイング０カウント回路９に導
かれ、こうしてカウントされたそれぞれのリーデ
イング０の数は、選択器１０のそれぞれの入力に
導かれる。

さて、演算器４が前述の演算Ａ＋を行なつた
結果オーバーフローが起り最上位桁からキヤリー
が出ると、このキヤリー出力はライン4000を介し
て選択器６および１０に導かれる。この結果、選
択器６はキヤリー出力4000にキヤリーが出力した
場合には、演算器３の出力3000のＡ＋＋１を選
択し、またキヤリー出力4000にキヤリーが出力し
ない場合には反転器５からの出力5000の（＋
Ｂ）を選択して、これらのうちの選択した方の出
力を演算結果格納レジスタ７に格納する。

一方、選択器１０は同様にキヤリー出力4000に
キヤリーが出力した場合にはカウント回路８から
のＡ＋＋１のリーデイング０をカウントした出
力を選択し、また、キヤリー出力4000にキヤリー
が出力しない場合にはカウント回路９からの（
＋Ｂ）のリーデイング０をカウントした出力を選
択して、これらのうちの選択した方の出力をカウ
ント数保持レジスタ１１に格納する。

以上の処理により、キヤリー出力4000はＡ―Ｂ
の演算結果の正負の情報（キヤリー出力がある場
合には正、ない場合には０または負を表わす）を
出力し、レジスタ７の出力7000は引き算結果の絶
対値｜Ａ―Ｂ｜を出力し、またレジスタ１１の出
力1100は引き算結果の絶対値｜Ａ―Ｂ｜のリーデ
イング０の数を出力する。こうしてＡ―Ｂの引き
算において以後の処理に必要な結果がすべて得ら
れたことになる。

上述の処理により必要な結果が正しく得られる
理由は下記の通りである。

最初に、Ａ＞Ｂであると仮定する。

Ｂ０の場合、Ｂの補数とは演算器のすべて
の桁を“１”とした数（これを以後Ｆで表わすこ
とにする）からＢを引いた数に等しい。

すなわち、Ｂ０の場合には、 ＝Ｆ−Ｂ ……(1) である。従つて、 Ａ＋＝Ａ＋Ｆ−Ｂ＝Ｆ＋（Ａ−Ｂ） であるが、Ａ−Ｂ＞０であるため、Ｆに正の数を
加える結果となりＡ＋は必らずオーバーフロー
しキヤリーを出すので、出力4000を結果が正（０
または負ではない）であることを示す情報として
用いることができる。

次に、 Ａ＋＝Ｆ＋Ａ−Ｂ ＝Ｆ＋１−１＋Ａ−Ｂ これより、 Ａ＋＋１＝Ｆ＋１＋Ａ−Ｂ となるが、Ｆ＋１は上位から出るキヤリーを表わ
すので Ａ＋＋１＝Ａ−Ｂ＋上位からのキヤリー
……(2) となる。

すなわち、Ａ＞Ｂの場合にはＡ＋つまり演算
器４の出力4000は必らずキヤリーを出し、この結
果選択器６により演算器３の出力3000のＡ＋＋
１が選ばれ、これはＡ−Ｂ＝｜Ａ―Ｂ｜よりＡ−
Ｂの絶対値を正しく出力していることになる（演
算器３の上位からのキヤリーは無視されている）。

また、このときは、選択器１０によりＡ＋＋
１のリーデイング０をカウントするカウント回路
８側の出力8000が選択されるので、これも正しく
Ａ−Ｂの絶対値のリーデイング０を出力すること
になる。

以上より、Ａ＞Ｂの場合にはすべてが正しい出
力であることが分る。

次に、ＡＢと仮定すると以下のようになる。

前と同様に、式(1)を用いて、 Ａ＋＝Ａ＋Ｆ−Ｂ Ａ＋＝Ｆ−（Ｂ−Ａ） ……(3) となる。しかるに、（Ｂ−Ａ）は上の仮定より０
または正の数であるためＦから（Ｂ−Ａ）を引い
てもキヤリーがでることはない。

従つてこの場合に演算器４のＡ＋の演算の結
果は上位の桁からキヤリーを出さず、出力4000は
結果が０または負であることを示す情報を正しく
出力している。

次に式(1)のＢのかわりに（Ｂ−Ａ）を用いる
と、 （−）＝Ｆ−（Ｂ−Ａ） ……(4) これに式(3)の関系を用いると Ａ＋＝（Ｂ−Ａ） ∴（−）＝Ｂ−Ａ＝｜Ａ―Ｂ｜ となる。前述のように、出力4000がキヤリーを出
さず、このため選択器６により出力5000の（＋
Ｂ）が選ばれるが、これは上式で明らかなよう
に、Ａ−Ｂの絶対値を正しく表わしている。

また、このときは選択器１０により（＋）
のリーデイング０をカウントするカウント回路９
側の出力が選択されるので、これも正しくＡ−Ｂ
の絶対値のリーデイング０を出力することにな
る。

かくして、Ａ＞Ｂの場合にもＡＢの場合にも
上述の処理は正しい結果を与えることが分る。

さて、本実施例においては、Ａ＋＋１のリー
デイング０をカウントするカウント回路８と、
（Ａ＋Ｂ）のリーデイング０をカウントするカウ
ント回路９とを別々に設けた結果、Ａ＋＋１の
演算と（＋）の演算とを並行して行なえるば
かりでなく、Ａ＋＋１の演算とＡ＋＋１のリ
ーデイング０を数える演算とをオーバラツプして
行なうようにし、また（＋）の演算と（＋
Ｂ）のリーデイング０を数える演算とをオーバー
ラツプして行なうようにし、演算器４からキヤリ
ー4000を出力する時点においては、回路８による
リーデイング０の演算も回路９によるリーデイン
グ０の演算も充分進行していて、このキヤリー
4000が出る時点で、レジスタ７に｜Ａ―Ｂ｜が得
られるばかりでなく、レジスタ１１に｜Ａ―Ｂ｜
のリーデイング０をカウントした結果の数をも殆
んど同時に得られるようにすることができる。

本実施例のこのメリツトは、従来例と比較する
と特に明らかとなる。

第２図は、上述の実施例と同様な処理を行なう
従来例の演算装置を示したものである。

第２図の参照数字1′の第１オペランド格納レジ
スタ1′から参照数字7′までは、前記実施例の対応
する参照数字の要素と同様な動作を行なう。

従つて、前述の説明で明らかなように、演算器
４′からキヤリー4000′が出る時点で演算結果格納
レジスタ７′には｜Ａ―Ｂ｜の正しい演算結果が
出力される。

こうして｜Ａ―Ｂ｜の値が一義的に、決定した
あとでリーデイング０カウント回路１２はこの｜
Ａ―Ｂ｜のリーデイング０のカウントを開始し、
そのカウント結果をカウント数格納レジスタ１
１′に出力する。

この結果、従来例においては｜Ａ―Ｂ｜の演算
が完全にすんでその正しい結果が一義的に与えら
れてから、はじめてそのリーデイング０のカウン
トが開始され、｜Ａ―Ｂ｜の演算とリーデイング
０の演算とはオーバーラツプすることができず必
らず縦統された演算となる。

このため本発明の実施例の方がその演算時間が
短縮されることは明らかである。

実際に従来装置においては｜Ａ―Ｂ｜の演算結
果が確定した後にリーデイング０のカウントを行
なつているために演算サイクルとリーデイング０
のカウントサイクルの２サイクル必要であるが、
本発明の実施例によると１サイクルでリーデイン
グ０のカウントまで行なうようにすることができ
る。

次に、演算器とリーデイング０カウント回路と
の間でオーバーラツプする動作を行なうようにし
た一例を、キヤリー入力０の演算器側（第１図の
演算器４反転器５およびリーデイング０カウント
回路９を含む側）について例示する。

この例においては、演算すべきデータのビツト
幅を２等分して（例えば16ビツト幅の演算におい
ては上位桁側８ビツトと下位桁側８ビツトとに２
等分して）、下位桁側の演算と、上位桁側の演算
とを同時に平行して行なう。但し、上位桁側の演
算は、下位桁側からのキヤリーがある場合の演算
と下位桁側からのキヤリーがない場合の演算との
両方を、下位桁側からのキヤリーのいかんにかか
わらず前もつて平行して行なつておき、下位桁か
ら実際にキヤリーが出る時点で、実際のキヤリー
の有無により、その正しい方を選択して最終出力
とする。このような方位により演算時間を大いに
短縮することができる。

第３図は、このような動作をする演算器４と反
転器５とリーデイング０カウント回路９との構成
を示したもので、演算器４１は下位桁側の演算
器、演算器４２は下位桁側からのキヤリーがない
としたときの上位桁側の演算器、また演算器４３
は下位桁側からのキヤリーがあるとしたときの上
位桁側の演算器、反転器５１，５２，および５３
はそれぞれ演算器４１，４２，４３の出力の補数
をとる反転器、リーデイング０カウント回路９１
および９２はそれぞれ、前もつて下位桁からのキ
ヤリーがないとして演算した場合、および前もつ
てキヤリーがあるとして演算した場合の演算結果
のリーデイング０を求める回路、また切替器４
４，４５および９３はそれぞれ、下位桁からのキ
ヤリー4100がある場合に、前もつてキヤリーがあ
るとして演算した方の側の各演算結果を選択して
出力し、キヤリー4100がない場合に前もつてキヤ
リーがないとして演算した方の側の各演算結果を
選択して出力する選択器である。

この第３図に示した部分の動作は、以上の説明
と第１図を参照することとにより容易に理解され
るであろう。

なお、以上の例では、演算すべきデータの全ビ
ツト幅を２等分し、上位桁側については下位桁か
らのキヤリーがある場合とない場合とを前もつて
平行に演算するようにしたが、このかわりに、さ
らに分割数を多くして、最下位桁以外について
は、下位桁からのキヤリーがある場合とない場合
とについても前もつて平行して演算を行ない、最
下位桁側からのキヤリー出力によつて、それらの
結果の中から正しい組合せを選択するというよう
にすることもできる。

以上のように本発明を用いると、絶対値演算を
行ないその演算結果を正規化する機能を有する演
算装置において絶対値の引き算に対する演算時間
を短縮できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は従来例を示すブロツク図および第３図は
前記実施例の一部を詳細に説明するためのブロツ
ク図である。 図において、１……第１オペランド格納レジス
タ、２……第２オペランド格納レジスタ、３……
キヤリー入力“１”の演算器、４……キヤリー入
力“０”の演算器、６，１０……選択器、７……
演算結果格納レジスタ、８，９……リーデイング
０カウント回路、１１……カウント数保持レジス
タ、４１，４２，４３……演算器、５１，５２，
５３……反転器、９１，９２……リーデイング０
カウント回路、４４，４５，９３……選択器。

Claims (1)

1. 【特許請求の範囲】 １ 絶対値演算を行ないその演算結果を正規化す
   る機能を有する演算装置において、 下位からのキヤリイ入力“１”の演算を行ない
   この演算結果に相当する値のリーデイング“０”
   をカウントする回路と、 下位からのキヤリイ入力“０”の演算を行ない
   この演算結果に相当する値の各桁毎の補数のリー
   デング“０”をカウントする回路と、 この二つの回路のいずれかの出力を前記演算結
   果により生ずるキヤリイに応答して選択するよう
   にした選択回路とを含むことを特徴とする演算装
   置。