JPH0153540B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は速度変換装置、特にフアクシミリ受信
装置における主走査速度の速度変換装置に関す
る。

一般に、フアクシミリ受信装置の速度変換装置
は伝送された第１の周期で繰返される主走査速度
をもつ書画信号を、該第１の周期をもつ書込み開
始パルスに応じて発生する書込みアドレスに応動
してそれぞれが少くとも走査線一本分の画素を格
納する１対の記憶回路に交互に書き込み、前記第
１の周期より短い第２の周期をもつ読出し開始パ
ルスに応じて発生する読出しアドレスに応動して
交互に読み出して速度変換された記録信号を得て
いる。

以下に、速度変換装置の従来例について図面を
参照して詳細に説明する。

第１図は従来の一例を示すブロツク図である。

いま、以下に説明する従来の一例では、１対の
記憶回路Ｍ１，Ｍ２、書込みアドレス発生回路
２、読出しアドレス発生回路４および副走査制御
回路８を含む。

次に、第１図に示す従来例の動作を、第２図に
示す第１図における記録部の概略斜視図および第
３図に示す第１図におけるタイムチヤートを参照
しながら説明する。以下の説明では、第１の周期
Ｔ１は第２の周期Ｔ２の1.2倍の場合である。

記録部９は第２図に示すように、レーザ光源２
１からのレーザ光は光変調器２２で光変調されて
回転反射鏡２３に入射する。回転反射鏡２３は１
枚の鏡面をもち同期電動機２４の回転軸に連結さ
れた軸に固定されている。同期電動機２４は同期
クロツク発生回路７からの同期クロツクにより同
期制御されて（図示せず）同期回転し、回転反射
鏡２３を第２の同期Ｔ２で時計回り方向に回転さ
せる。

回転反射鏡２３からの反射光はFθレンズ２５
を経て、ロール状の感光性記録媒体２６上に焦点
を結び、第２図に点線Ｌで示すように右から左へ
感光性記録媒体２６上を主走査し露光記録する。
この主走査の開始点において、レーザ光が光検出
器３０を照射したとき光検出器３０が走査開始パ
ルスｇを発生する。

一方、副走査制御信号ｈがパルスモータ２７に
供給されるとパルスモータ２７は所定角度回転
し、パルスモータ２７の回転はベルト２８を介し
て紙送りローラ２９を回転して、感光性記録媒体
２６は矢印Ｆ方向へ一走査線分だけ移動して副走
査が行なわれる。

送信側から伝送された第１の周期Ｔ１で繰返さ
れる主走査速度をもつ書画信号ａは書込み開始パ
ルス発生回路１に供給され、書込み開始パルス発
生回路１は書画信号ａの各走査線ごとの画信号ａ
１，ａ２，ａ３，……に先行して挿入されている
位相信号ｍを検出して、パルス時間幅ｐの書込み
開始パルスｂとして出力する。従つて、書込み開
始パルスｂの周期は第１の周期Ｔ１になつてい
る。また、パルス時間幅ｐは数画素に相当する時
間が設定される。

書込みアドレス発生回路２はカウンタとフリツ
プフロツプとを備え、供給された書込み開始パル
スｂの立下り時にカウンタが起動し、クロツクｓ
１をクロツクとして書込みアドレスを発生する。

次に、第３図に示すタイムチヤートの時間ｔ１
において、書込みアドレス発生回路２のカウンタ
は記憶回路Ｍ１を書き込み指定している。一方、
送信側から伝送された書画信号ａはアナログデジ
タル変換回路５に供給されてデジタル信号に変換
されて記憶回路Ｍ１，Ｍ２に供給されている。

従つて、書画信号ａの第１番目の走査線に対す
る画信号ａ１を書込み開始パルスｂ１に応じて発
生する書込みアドレスに応動して記憶回路Ｍ１に
書き込む。画信号ａ１の書き込みが終了するとフ
リツプフロツプが動作し、カウンタを零復帰させ
ると共にカウンタを記憶回路Ｍ２に切替える。

ここで、走査線一本当りの画素数を“Ｎ”とす
ると書込みアドレス発生回路２のカウンタおよび
記憶回路Ｍ１，Ｍ２のそれぞれの容量は“ｎ×
Ｎ”（但しｎ１の整数）ビツトに設定する。従
つて、第１の周期Ｔ１が設定されることによつて
クロツクｓ１の周期が決る。

一方、前述した記録部９から発生する走査開始
パルスｇは読出し開始パルス発生回路３に供給さ
れ、読出し開始パルス発生回路３は第２の周期Ｔ
２をもつパルス時間幅p′の読出し開始パルスｃを
発生する。パルス時間幅p′の設定は上述のパルス
時間幅ｐと同様の条件で行なわれる。

読出しアドレス発生回路４はカウンタとフリツ
プフロツプと排他的論理和回路とを備えている。
読出しアドレス発生回路４は書込みアドレスが書
き込みを指定した記憶回路と、読出しアドレスが
読み出しを指定した記憶回路とを排他的論理和回
路で比較して両記憶回路が一致しないとき、すな
わち、読み出しのタイミングになつた記憶回路が
書き込み中でないとき、読出し開始パルスｃの立
下り時にカウンタを起動してクロツクｓ２をクロ
ツクとして読出しアドレスを発生する。

読み出しが終了するとフリツプフロツプが動作
してカウンタを零復帰させかつ読出し終了パルス
ｄを発生すると共にカウンタを次の記憶回路に切
替える。

ここで、クロツクｓ２は“s2＝T2／ｎ・Ｎ”
（但し、ｎ１の整数）になるように設定される。

副走査制御回路８は読出し終了パルスｄの供給
時に副走査制御信号ｈを発生して第２図に示す記
録部９のステツプモータ２７を指定角度回転さ
せ、感光性記録媒体２６を走査線１本分でけ矢印
Ｆ方向へ移動する。

第３図の時間ｔ１において、読出し開始パルス
ｃ１が発生するが、読出しアドレス発生回路４の
カウンタは記憶回路Ｍ１を指定しており、記憶回
路Ｍ１は書き込み中であるため読出しアドレスは
発生しない。続いて、時間ｔ２において読出し開
始パルスｃ２が発生するが、記憶回路Ｍ１は依然
書き込み中であるため読出しアドレスは発生しな
い。

時間ｔ３の直前に記憶回路Ｍ１の書き込みが完
了し、書込みアドレス発生回路２のカウンタは零
復帰すると共に記憶回路Ｍ２を指定する。時間ｔ
３において、書込み開始パルスｂ２が発生し書込
みアドレス発生回路２に供給され、書込みアドレ
スを発生して書画信号ａの第２番目の走査線に対
する画信号ａ２を記憶回路Ｍ２に書き込み開始す
る。

次に、時間ｔ４において、読出し開始パルスｃ
３が発生し読出しアドレス発生回路４に供給され
て、読出しアドレスを発生し記憶回路Ｍ１に書き
込まれた画信号ａ１を読み出し、読み出されたデ
ジタル信号はデジタルアナログ変換回路６でアナ
ログ信号に変換されて記録信号e′における記録画
信号ｅ１′として出力される。

記録画信号ｅ１′は第２図に示す記録部９の光
変調器２２に供給され、光変調器２２を動作させ
る。

時間ｔ５において、読出し開始パルスｂ３が発
生し時間（t5＋ｐ）から記憶回路Ｍ１に対する書
き込みを開始する。この時点では、記憶回路Ｍ１
の読み出し中であり、読出しアドレス発生回路４
の排他的論理和回路の論理和がとられ、読出しア
ドレス発生回路４のカウンタが停止し零復帰す
る。従つて、記憶回路Ｍ１の読み出しは時間（t5
＋ｐ）以降は行なわれず、画信号ａ１に対して信
号の脱落した記録画信号ｅ１′が得られる。

読出しアドレス発生回路４のカウンタの零復帰
によつて、カウンタは記憶回路Ｍ２に切替えられ
かつ読出し終了パルスｄ１の発生によつて走査線
一本分の副走査が行なわれる。

すなわち、従来の速度変換装置は、読み出し中
の記憶回路が書込みタイミングになつたとき、そ
の走査線にその以後発生する書画信号が脱落し画
質を低下するという欠点があつた。

本発明の目的は上記欠点を除去し、記憶回路を
して常に交互に書き込み読み出しのタイミングを
繰返すごとく動作させ、書き込みおよび読み出し
のアドレス指示に応動し、それぞれのアドレスに
対する書き込みおよび読み出しをそれぞれのタイ
ミングによつて行なわせ、読み出し中の記憶回路
が書込みタイミングになつたとき読み出しを継続
することにより、各走査線に対する書画信号の脱
落を防止して画質を向上できる速度変換装置を提
供することにある。

本発明の速度変換装置は、２区分に分割されか
つ少くとも走査線２本分の画素を格納する容量を
もつ記憶回路と、伝送された第１の周期で繰返さ
れる主走査速度をもつ書画信号と同周期の書込み
開始パルスに応動して書込みアドレスを発生しか
つ前記走査線ごとの前記書込みアドレスの発生終
了に応動して次に書き込むべき前記記憶回路の区
分を指定する書込みアドレス発生回路と、読み出
し指定された前記記憶回路の区分が書き込み中で
ないとき前記第１の周期より短い第２の周期の読
出し開始パルスに応動して読出しアドレスを発生
しかつ前記走査線ごとの前記読出しアドレスの発
生終了に応動して次に読み出すべき前記記憶回路
の区分を指定し読出し終了パルスを発生する読出
しアドレス発生回路と、前記書込みおよび読出し
アドレスのそれぞれの発生に対応するように書き
込みおよび読み出しのタイミングを時分割して書
込みタイミングパルスおよび読出しタイミングパ
ルスを発生するタイミングパルス発生回路とを含
み、前記書込みタイミングパルスおよび前記読出
しタイミングパルスに応動して前記書込みアドレ
スおよび前記読出しアドレスそれぞれにて指定さ
れた前記記憶回路のそれぞれのアドレスに対して
前記書画信号の書き込みおよび読み出しを行なう
構成である。

次に、本発明の実施例について図面を参照して
詳細に説明する。

第４図は本発明の一実施例を示すブロツク図で
ある。

本発明の一実施例は、１対の記憶回路Ｍ１，Ｍ
２、書込みアドレス発生回路２、読出しアドレス
発生回路４、副走査制御回路８およびタイミング
パルス発生回路１０を含む。

次に、第４図に示す実施例の動作を第５図に示
す第４図におけるタイムチヤートを参照しながら
説明する。以下の説明では、書画信号ａ、書込み
開始パルスｂ、読出し開始パルスｃ、読出し終了
パルスｄおよび走査開始パルスｇが得られる過程
はそれぞれ前述した従来例における過程と同様で
ある。また、副走査制御回路８の動作は前述した
従来例と同様であり、これらの説明はすべて省略
する。なお、第１の周期Ｔ１は第２の周期Ｔ２の
1.2倍の関係にある場合で説明する。

タイミングパルス発生回路１０は２組のカウン
タを備え、同期クロツク発生回路７′から供給さ
れるクロツクｓ１，ｓ２，ｓ３から書込みタイミ
ングパルスｗおよび読出しタイミングパルスｒを
発生させる。すなわち、第６図の第４図における
タイミングパルス発生回路１０の動作を説明する
ためのタイムチヤートに示すように、クロツクｓ
１，ｓ２，ｓ３は“s3＞s2＞s1”なる関係に設定
される。実施例では“s3＝2s2＝２×４×1.2s1”
に設定している。

書込みタイミングパルスｗは書き込みのクロツ
クｓ１の立上りごとの次のクロツクｓ３の立下り
に発生しクロツクｓ３の立上りに消滅する「ロ
ー」電位のパルスであり、読出しタイミングパル
スｒは読み出しのクロツクｓ２の立上りごとの次
のクロツクｓ３の立上りに発生し立下りに消滅す
る「ハイ」電位のパルスである。

書込みタイミングパルスｗおよび読出しタイミ
ングパルスｒは切替回路１１に供給される。切替
回路１１は書込みタイミングパルスｗおよび読出
しタイミングパルスｒに応動して書込みアドレス
および読出しアドレスのそれぞれで指定された記
憶回路のそれぞれのアドレスに書き込みおよび読
み出しの指示を行なう。従つて、同一の記憶回路
に対する書き込みおよび読み出しが可能になる。

第５図に示すタイムチヤートにおいて、時間ｔ
１から時間ｔ４までの記憶回路Ｍ１，Ｍ２に対す
る書き込みおよび記憶回路Ｍ１の読み出しの動作
は、前述した従来例の動作と同様であり説明を省
略する。

時間ｔ５において、書込み開始パルスｂにおけ
る書込み開始パルスｂ３が発生し、時間（t5＋
ｐ）において記憶回路Ｍ１が書画信号ａにおけ
る、第３番目の走査線に対する画信号ａ３の書き
込みを開始する。

時間（t5＋ｐ）において、記憶回路Ｍ１は読み
出し中であるが、前述した書込みタイミングパル
スｗおよび読出しタイミングパルスｒによるアド
レスの書き込みおよび読み出しの時間分割のた
め、同一記憶回路Ｍ１に対する書き込みと読み出
しを継続することができる。

なお、“Ｔ１＞Ｔ２”であるから読み出しが先
に始まつている場合、書込みアドレスが読出しア
ドレスに追付くことは無いので、記憶回路Ｍ１の
読み出しは完全に行なわれる。

従つて、読み出された信号をデジタルアナログ
変換回路６でアナログ変換して得られる記録信号
ｅにおける記録画信号ｅ１は、書画信号ａにおけ
る第１番目の走査線に対する画信号ａ１が信号の
脱落なしに速度変換された信号として得られる。

記憶回路Ｍ１の読み出しを終了すると、読出し
アドレス発生回路４のフリツプフロツプが動作し
てカウンタを停止して零復帰させ、かつカウンタ
を記憶回路Ｍ２に切替え読出し終了パルスｄにお
ける読出し終了パルスｄ１を発生する。読出し終
了パルスｄ１は副走査制御回路８に供給されて、
走査線一本分の副走査を行なう。

このように、書き込みおよび読み出しを繰返す
ことによつて、第１の周期Ｔ１をもつ伝送された
書画信号ａを第１の周期Ｔ１より短い第２の周期
Ｔ２をもつ速度変換された記録信号ｅに変換でき
る。

以上説明したとおり、本発明による速度変換装
置の実施例では、第１の周期Ｔ１を第２の周期Ｔ
２の1.2倍としたが、これは１例であつて第１の
周期Ｔ１が第２の周期Ｔ２より大きければ、いづ
れの場合でも、本発明の目的を達成できる。ま
た、実施例では回転反射鏡を用いるフアクシミリ
受信装置を用いたが、回転多面鏡を使用するフア
クシミリ受信装置および円筒走査式のフアクシミ
リ受信装置にも本発明を適用できる。

さらに、記録素子としてレーザ光源、記録媒体
として感光性記録媒体を用いたが、記録素子とし
てグロー放電管を用いてもよい。また、記録媒体
に感熱記録紙を用いた場合は熱記録ヘツドを、記
録媒体として静電記録紙を用いた場合は静電記録
ヘツドを用いることにより、本発明を適用して同
様の効果が得られる。

実施例では書画信号をデジタル変換して記憶
し、読み出されたデジタル信号をアナログ変換し
て記録信号を得ているが、そのような変換を行な
わずCCD形アナログメモリ等を使用することに
よりアナログ信号のままで取扱つても差支えな
い。

また、記憶回路は１対を用いたが、２区分に分
割されかつ少くとも走査線２本分の画素を格納で
きる容量をもつ記憶回路であればよい。

さらに、読出し開始パルスの最初の発生タイミ
ングは第１の周期の範囲内であればいつでもよ
く、いづれも本発明の範囲を限定するものではな
い。

以上述べたように、本発明の速度変換装置はタ
イミングパルス発生回路を追加して、読み出し中
の記憶回路が書込みタイミングになつたときその
記憶回路に書き込まれているその後の書画信号を
捨てる代りに、記憶回路をして常に交互に書き込
みおよび読み出しのタイミングを繰返すごとく動
作させ、書き込みおよび読み出しのアドレス指示
に応動し、それぞれのアドレスに対する書き込み
および読み出しをそれぞれのタイミングによつて
行なわせ、読み出し中の記憶回路が書込みタイミ
ングになつたとき読み出しを継続することによ
り、各走査線に対する書画信号の脱落を防止して
画質を向上できるという効果がある。

【図面の簡単な説明】

第１図は従来の一例を示すブロツク図、第２図
は第１図に示す従来例における記録部の概略斜視
図、第３図は第１図に示す従来例における動作を
説明するためのタイムチヤート、第４図は本発明
の一実施例を示すブロツク図、第５図は第４図に
示す実施例における動作を説明するためのタイム
チヤートおよび第６図は第４図に示す実施例にお
けるタイミングパルス発生回路の動作を説明する
ためのタイムチヤートである。 図において、１……書込み開始パルス発生回
路、２……書込みアドレス発生回路、３……読出
し開始パルス発生回路、４……読出しアドレス発
生回路、５……アナログデジタル変換回路、６…
…デジタルアナログ変換回路、７，７′……同期
クロツク発生回路、８……副走査制御回路、９…
…記録部、１０……タイミングパルス発生回路、
１１……切替回路、ａ……書画信号、ｂ……書込
み開始パルス、ｃ……読出し開始パルス、ｄ……
読出し終了パルス、ｅ……記録信号、ｇ……走査
開始パルス、ｈ……副走査制御信号。

Claims (1)

【特許請求の範囲】
1. １ ２区分に分割されかつ少くとも走査線２本分
   の画素を格納する容量をもつ記憶回路と、伝送さ
   れた第１の周期で繰返される主走査速度をもつ書
   画信号と同周期の書込み開始パルスに応動して書
   込みアドレスを発生しかつ前記走査線ごとの前記
   書込みアドレスの発生終了に応動して次に書き込
   むべき前記記憶回路の区分を指定する書込みアド
   レス発生回路と、読み出し指定された前記記憶回
   路の区分が書き込み中でないとき前記第１の周期
   より短い第２の周期の読出し開始パルスに応動し
   て読出しアドレスを発生しかつ前記走査線ごとの
   前記読出しアドレスの発生終了に応動して次に読
   み出すべき前記記憶回路の区分を指定し読出し終
   了パルスを発生する読出しアドレス発生回路と、
   前記書込みおよび読出しアドレスのそれぞれの発
   生に対応するように書き込みおよび読み出しのタ
   イミングを時分割して書込みタイミングパルスお
   よび読出しタイミングパルスを発生するタイミン
   グパルス発生回路とを含み、前記書込みタイミン
   グパルスおよび前記読出しタイミングパルスに応
   動して前記書込みアドレスおよび前記読出しアド
   レスそれぞれにて指定された前記記憶回路のそれ
   ぞれのアドレスに対して前記書画信号の書き込み
   および読み出しを行なうことを特徴とする速度変
   換装置。