JPH0158665B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は多層プリント回路基板の射出成形方
法に関する。

（従来の技術） 多層プリント回路基板は、回路パターンを有す
る基板材が複数層積層され、各層の回路パターン
がスルーホールと呼ばれる孔部を介して上下に通
電可能に接続されてなるものである。

従来のこの種多層プリント回路基板は、例え
ば、各層を構成する基板材に銅箔を貼着した後エ
ツチングによつて不要部分を除去して所定の回路
パターンを有する基板層を形成し、この基板層を
複数組合わせ積層し合着した後、通電接続部とな
るスルーホールを形成するのが一般的である。

しかしながら、従来の製法にあつては、上述し
たように、基板材への銅箔の貼着工程、その銅箔
を回路パターンとするためのエツチング工程、さ
らにこのようにして形成された各基板層の合着な
らびに穿孔工程等、多くの工程を要し、多層プリ
ント回路基板の製造時間やコストを増大せしめて
いる。

また、従来方法では、例えばボツクス形等のい
わゆる深物と呼ばれる立体的な形状の多層プリン
ト回路基板を得ることは極めて難しい。

本出願人は、先に、基板の射出成形とともに回
路パターンを一体に形成するプリント回路基板の
射出成形方法を提案した。この方法は、基板形状
を有するキヤビテイ内に、プリント回路を構成す
る回路パターンを形成した回路用フイルムを配
し、該キヤビテイに基板を構成する溶融樹脂を射
出して前記回路パターンと一体に基板を成形する
ものである。この方法によれば、所定形状を有す
る基板の射出成形と同時に所定の回路パターンを
その表面に形成することができ、この種プリント
回路基板の製造を飛躍的に改善せしめることがで
きる。

（発明が解決しようとする問題点） この発明は上のような状況にあつて、複数の基
板層を有する多層プリント回路基板のための新規
な成形方法を提供することを目的とする。この発
明は、また、ボツクス形等のいわゆる深物と呼ば
れる立体的な形状の成形物に一体に多層プリント
回路基板を形成する方法を提供することを目的と
する。

（問題点を解決するための手段） すなわち、この発明の多層プリント回路基板の
射出成形方法は、多層プリント回路基板の第一層
形状を有する第一層用金型キヤビテイに端子ピン
を立設するとともに第一層のプリント回路を構成
する電導体よりなる回路パターンを形成した回路
用フイルムをキヤビテイに配し溶融樹脂を射出し
て端子ピンを一体に有する基板第一層を成形し、
第二層以下は、前工程までに成形された端子ピン
を有する基板層をインサートとして所定基板層形
状を有する各層用金型キヤビテイに新たな端子ピ
ンを立設しまたは立設することなく各層のプリン
ト回路を構成する電導体よりなる回路パターンを
形成した回路用フイルムを該キヤビテイに配し溶
融樹脂を射出して基板各層を順次成形することを
特徴とするものである。

（実施例） 以下、この発明の実施例を図面に従つて説明す
る。添付の図面第１図は本発明方法によつて得ら
れたハウジング付きの多層プリント回路基板を一
部断面で表わした斜視図、第２図は基板の第一層
の成形状態を示す金型装置の断面図、第３図は同
じく第一層の成形後の型開き状態を示す断面図、
第４図は端子ピンが回路用フイルムを貫通する状
態を示す断面図、第５図は第二層の成形前の金型
を示す断面図、第６図は同じく第二層の成形後の
型開き状態を示す断面図、第７図は第三層の成形
状態を示す断面図、第８図は基板とハウジングと
の一体成形状態を示す断面図である。

第１図に図示したハウジング付き多層プリント
回路基板１０は、三つの基板層１１，１２，１３
とハウジング１４からなるものである。基板の各
層の回路パターン１５，１６，１７は、必要に応
じて、基板各層を貫通する端子ピン２１，２２，
２３によつて互いに通電可能に接続されている。
部品等との配線は、基板表面に突出する前記端子
ピン２１，２２，２３端部によつて行なわれる。

第２図以下にこの多層プリント回路基板１０の
射出成形方法がその金型装置とともに図示され
る。

第２図および第３図は、多層プリント回路基板
１０の第一層１１の成形状態を示す図である。基
板第一層１１の成形のために第一層用成形金型４
０が使用される。この金型４０は、図のように、
固定盤４４にランナ板４３を介して取付けられた
固定型４２と、可動盤４６に取付けられた可動型
４５とからなり、第一層形状を有するキヤビテイ
４１は可動型４５に形成されている。

第一層用金型キヤビテイ４１には第一層用端子
ピン２１があらかじめ所定位置に立設される。符
号４７はピン保持孔である。端子ピン２１は図の
ように尖つた先端部２５を有し、基板埋設部分に
はピンの長さ位置決めとアンカー効果のためにつ
ば部２６が設けられている。

また、キヤビテイ４１を構成する固定型４２の
型面にはキヤリアフイルム３１Ａ表面に第一層の
プリント回路を構成する電導体よりなる回路パタ
ーン１５を形成した回路用フイルム３１を配置す
る。符号３８は回路用フイルムの供給ローラ、３
９は巻取りローラである。この回路用フイルム３
１は、回路パターン１５がキヤビテイ４１側とな
るように配される。

キヤビテイ４１に端子ピン２１を立設し、かつ
回路用フイルム３１が配置された後型締めがなさ
れる。この型締めの際、キヤビテイ４１に立設さ
れた端子ピン２１はその尖端２５が前記回路フイ
ルム３１を突き破り、固定型４２の対応位置に形
成された孔４７Ａに入り込む。

第４図に図示したように、ピン先端２５には導
電ペースト２８が塗布されており、型締め時に該
ピン先端２５が回路フイルム３１を貫通する際に
同図右部分のように該ペースト２８を回路パター
ン１５面に塗着する。

型締め後、スプル孔４８より、射出機Ｉによつ
て溶融樹脂がキヤビテイ４１内に注入され端子ピ
ン２１を一体に有する基板第一層１１が成形され
る。なお、回路フイルム３１には樹脂注入用の孔
３５があらかじめ穿設されている。

第３図には第一層成形用金型４０の型開き状態
が示されるが、同図のように、成形後の型開きに
よつて、回路フイルム３１に形成された回路パタ
ーン１５はキヤリアフイルム３１Ａより分離して
基板上に一体に形成される。そして、突き出しピ
ン４９により、基板第一層１１は成形型より取り
出される。３６はピンの貫通孔、Ｒ１はランナー
を示す。

なお、実施例では、回路フイルム３１の回路パ
ターン１５をキヤリアフイルム３１Ａより分離し
て基板に転写する方式を示したが、これとは異な
つて、回路パターンを含む回路フイルム全部を基
板層内に一体に埋設することもできる。以下述べ
る第二層以下の成形に関しても同様である。

第二層以下の成形は、前工程までに成形された
基板層をインサートとして新たな端子ピンを立設
しまたは立設することなく順次一体成形がなされ
ていく。

すなわち、第５図は第二層の成形用金型装置５
０を示すものであるが、第二層用金型キヤビテイ
５１には前記工程で成形された端子ピン２１，２
１を備えた第一層１１がインサートとしてセツト
され、さらに第二層用端子ピン２２が保持孔５７
を介して立設される。そして、第一層の成形と全
く同様に、固定型５２のキヤビテイ面に第二層の
プリント回路を構成する電導体よりなる回路パタ
ーン１６を形成した第二層用回路フイルム３２が
配置され、第二層１２の射出成形がなされる。

第５図において、符号２６はピン２２のつば
部、３２Ａは第二層用の回路用フイルム３２のキ
ヤリアフイルム、５３はランナ板、５５は可動
型、５６は可動盤、５７Ｂはインサートされる基
板層のピンの挿入を容易にするためのテーパ部、
５８はスプル孔である。

第６図は第二層１２を成形した後の型開き状態
を示す図である。同図のように、第一層１１の上
面に第二層１２がその回路パターン１６および端
子ピン２２と一体に成形される。Ｒ２はランナー
である。図の符号５９は突き出しピンを表わす。

第７図は、第一層１１および第二層１２の一体
成形品をインサートとしてさらに第三層１３を成
形した状態を示すものである。

符号１７は第三層の回路パターンを示し、２３
は第三層の成形と同時に形成される端子ピンであ
る。

金型装置に関する符号６０は第三層の成形用金
型装置で、６１はそのキヤビテイ、６２は固定
型、６３はランナ板、６５は可動型、６６は可動
盤、６７はピン保持孔、６７Ａは固定型のピン
孔、６７Ｂはインサートセツト用のテーパ部、６
８はスプル孔、６９は突き出しピンである。

また、回路フイルムに関する符号３３は第三層
用の回路フイルムで、符号３３Ａは回路パターン
１７のためのキヤリアフイルムを表わす。

第８図は、第一層１１、第二層１２および第三
層１３の三層構造に係る基板をインサートとして
ハウジング１４を一体に成形する金型７０を示し
たものである。符号７１はハウジングのキヤビテ
イ、７２は固定型、７３は可動型、７４はストリ
ツパプレートである。

（効果） 以上図示説明したようにこの発明によれば、各
層にそれぞれの回路パターンが形成された多層の
プリント回路基板が容易に得られる。

また、この発明方法によれば、従来では難しと
されたボツクス形等のいわゆる深物と呼ばれる立
体的な基板形状の多層プリント回路基板も簡単に
製造することができるなど、その利用性は極めて
高い。

【図面の簡単な説明】

第１図は本発明方法によつて得られたハウジン
グ付きの多層プリント回路基板を一部断面で表わ
した斜視図、第２図は基板の第一層の成形状態を
示す金型装置の断面図、第３図は同じく第一層の
成形後の型開き状態を示す断面図、第４図は端子
ピンが回路用フイルムを貫通する状態を示す断面
図、第５図は第二層の成形前の金型を示す断面
図、第６図は同じく第二層の成形後の型開き状態
を示す断面図、第７図は第三層の成形状態を示す
断面図、第８図は基板とハウジングとの一体成形
状態を示す断面図である。 １０…多層プリント回路基板、１１…基板第一
層の基板層、１２…基板第二層、１３…基板第三
層、１５…第一層回路パターン、１６…第二層回
路パターン、１７…第三層回路パターン、２１，
２２，２３…端子ピン、３１…第一層回路用フイ
ルム、３２…第二層回路用フイルム、３３…第三
層回路用フイルム、４０…第一層成形用金型装
置、４１…第一層成形用キヤビテイ、４２…固定
型、４５…可動型、５０…第二層成形用金型装
置、５１…第二層成形用キヤビテイ、５２…固定
型、５５…可動型、６０…第三層成形用金型装
置、６１…第一層成形用キヤビテイ、６２…固定
型、６５…可動型、７０…ハウジング成形用金
型、７１…キヤビテイ、７２…固定型、７３…可
動型。

Claims (1)

【特許請求の範囲】
1. １ 多層プリント回路基板の第一層形状を有する
   第一層用金型キヤビテイに端子ピンを立設すると
   ともに第一層のプリント回路を構成する電導体よ
   りなる回路パターンを形成した回路用フイルムを
   キヤビテイに配し溶融樹脂を射出して端子ピンを
   一体に有する基板第一層を成形し、第二層以下
   は、前工程までに成形された端子ピンを有する基
   板層をインサートとして所定基板層形状を有する
   各層用金型キヤビテイに新たな端子ピンを立設し
   または立設することなく各層のプリント回路を構
   成する電導体よりなる回路パターンを形成した回
   路用フイルムを該キヤビテイに配し溶融樹脂を射
   出して基板各層を順次成形することを特徴とする
   多層プリント回路基板の射出成形方法。