JPH0221653B2 - - Google Patents
Info
- Publication number
- JPH0221653B2 JPH0221653B2 JP58239103A JP23910383A JPH0221653B2 JP H0221653 B2 JPH0221653 B2 JP H0221653B2 JP 58239103 A JP58239103 A JP 58239103A JP 23910383 A JP23910383 A JP 23910383A JP H0221653 B2 JPH0221653 B2 JP H0221653B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film
- metal protrusion
- semiconductor element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子等の高密度、薄型、小型の
実装における転写バンプ方式による半導体装置の
製造方法に関するものである。
実装における転写バンプ方式による半導体装置の
製造方法に関するものである。
従来例の構成とその問題点
近年、IC、LSI等の半導体素子は各種の家庭電
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は、省資源化、省
電力化のためにあるいは利用範囲を拡大させるた
めに、多機能化、小型化、薄型化のいわゆるポー
タブル化が促進されてきている。
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は、省資源化、省
電力化のためにあるいは利用範囲を拡大させるた
めに、多機能化、小型化、薄型化のいわゆるポー
タブル化が促進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングには、DIL、チツプキヤリヤ、フリツプチツ
プ、フイルムキヤリヤ方式等が用いられている
が、前記した目的のためには、フイルムキヤリヤ
方式が有望である。
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングには、DIL、チツプキヤリヤ、フリツプチツ
プ、フイルムキヤリヤ方式等が用いられている
が、前記した目的のためには、フイルムキヤリヤ
方式が有望である。
半導体素子の電極端子にフイルムキヤリヤのリ
ード端子を接合する手段のひとつとして転写バン
プ方式（特開昭57−152147号）が提案されてい
る。この転写バンプ方式は、絶縁性基板上の半導
体素子の電極と対応した位置にAuの金属突起
（バンプ）を形成しておき、まず、金属突起とフ
イルムキヤリヤのSnメツキしたリード端子とを
位置合せし、ツールで加圧、加熱し、前記リード
端子に絶縁性基板上の金属突起をAu・Sn合金で
接合し、絶縁性基板上から金属突起を剥離せし
め、リード端子に転写させる。次いで、半導体素
子の電極端子（アルミ）とリード端子の金属突起
とを位置合せし、ツールで加圧、加熱せしめ、
Au・Al合金で金属突起と半導体素子の電極端子
とを接合するものである。
ード端子を接合する手段のひとつとして転写バン
プ方式（特開昭57−152147号）が提案されてい
る。この転写バンプ方式は、絶縁性基板上の半導
体素子の電極と対応した位置にAuの金属突起
（バンプ）を形成しておき、まず、金属突起とフ
イルムキヤリヤのSnメツキしたリード端子とを
位置合せし、ツールで加圧、加熱し、前記リード
端子に絶縁性基板上の金属突起をAu・Sn合金で
接合し、絶縁性基板上から金属突起を剥離せし
め、リード端子に転写させる。次いで、半導体素
子の電極端子（アルミ）とリード端子の金属突起
とを位置合せし、ツールで加圧、加熱せしめ、
Au・Al合金で金属突起と半導体素子の電極端子
とを接合するものである。
従来、転写バンプ方式のフイルムキヤリヤのリ
ードは第１図に示す構成であつた。すなわち、長
尺の樹脂フイルム１には半導体素子２と樹脂フイ
ルム１から延在したリード端子３とを接合するた
めに開孔部４が形成されている。樹脂フイルム１
から延在したリード端子３は、開孔部４の領域に
おいて、同一の巾を有するものであつた（第１図
ａ）。この場合、リード端子３に基板上に形成し
た金属突起を位置合せし転写する際に、リード端
子３に金属突起との位置合せ時の所定位置を示す
キーがないために、延在したリード端子のどの領
域に金属突起を転写、接合すべきかが不明確とな
るものである。
ードは第１図に示す構成であつた。すなわち、長
尺の樹脂フイルム１には半導体素子２と樹脂フイ
ルム１から延在したリード端子３とを接合するた
めに開孔部４が形成されている。樹脂フイルム１
から延在したリード端子３は、開孔部４の領域に
おいて、同一の巾を有するものであつた（第１図
ａ）。この場合、リード端子３に基板上に形成し
た金属突起を位置合せし転写する際に、リード端
子３に金属突起との位置合せ時の所定位置を示す
キーがないために、延在したリード端子のどの領
域に金属突起を転写、接合すべきかが不明確とな
るものである。
リード端子３の巾が金属突起５の巾よりも大き
いと、半導体素子２の電極６とリード端子３に転
写した金属突起５とを位置合せする際に、第１図
ｂの如く、金属突起５がリード端子３にかくれて
しまうために、位置合せが著じるしく困難とな
り、位置合せずれによる接合強度の低下をまねく
ものである。また、仮にリード端子３の巾が金属
突起５の巾よりも小さいと、リード端子３の延在
方向と直角方向の位置合せは、金属突起５がリー
ド端子３からはみだすので割合容易ではあるが、
延在方向の位置合せは困難となり、樹脂フイルム
１と半導体素子２との距離Ａが上下、左右方向で
異なつてしまい（第１図ｃ）、樹脂フイルムに機
械的応力・熱的応力が作用した場合にリード端子
３の長さが異なるために、リード端子３が受ける
応力も、上下、左右方向で不均等になり、リード
端子３の破断をまねくものであつた。また、距離
Ａの異いは、金属突起と半導体素子の電極６との
接合時にリード端子からの熱の逃げが不均等であ
るからボンデイングツールの温度分布に不均性を
もたらし、これもまた接合強度の低下をもたらす
ものであつた。これは第１図ｂの構成でも同一で
ある。
いと、半導体素子２の電極６とリード端子３に転
写した金属突起５とを位置合せする際に、第１図
ｂの如く、金属突起５がリード端子３にかくれて
しまうために、位置合せが著じるしく困難とな
り、位置合せずれによる接合強度の低下をまねく
ものである。また、仮にリード端子３の巾が金属
突起５の巾よりも小さいと、リード端子３の延在
方向と直角方向の位置合せは、金属突起５がリー
ド端子３からはみだすので割合容易ではあるが、
延在方向の位置合せは困難となり、樹脂フイルム
１と半導体素子２との距離Ａが上下、左右方向で
異なつてしまい（第１図ｃ）、樹脂フイルムに機
械的応力・熱的応力が作用した場合にリード端子
３の長さが異なるために、リード端子３が受ける
応力も、上下、左右方向で不均等になり、リード
端子３の破断をまねくものであつた。また、距離
Ａの異いは、金属突起と半導体素子の電極６との
接合時にリード端子からの熱の逃げが不均等であ
るからボンデイングツールの温度分布に不均性を
もたらし、これもまた接合強度の低下をもたらす
ものであつた。これは第１図ｂの構成でも同一で
ある。
発明の目的
本発明はこのような従来の問題に鑑み、位置合
せが著じるしく容易で、接合強度の高い半導体装
置の製造方法を提供することを目的とする。
せが著じるしく容易で、接合強度の高い半導体装
置の製造方法を提供することを目的とする。
発明の構成
本発明は、金属突起を転写する領域でかつ半導
体素子の電極に相対応する領域のフイルムリード
の巾を、他の領域に比べて小さくし、これにより
転写バンプ方式により半導体素子を実装する際、
フイルムリードと金属突起および半導体素子の電
極との位置合せを著じるしく容易とし、接合強度
の高い半導体装置の製造を可能とするものであ
る。
体素子の電極に相対応する領域のフイルムリード
の巾を、他の領域に比べて小さくし、これにより
転写バンプ方式により半導体素子を実装する際、
フイルムリードと金属突起および半導体素子の電
極との位置合せを著じるしく容易とし、接合強度
の高い半導体装置の製造を可能とするものであ
る。
実施例の説明
第２図は本発明の構成の１実施例であるフイル
ムリードの形状を示したものである。
ムリードの形状を示したものである。
樹脂フイルム１から延在したフイルムリード３
の先端部分１１は金属突起を転写する領域でかつ
半導体素子の電極に相対応する領域であり、この
部分１１の巾Ｂは延在したフイルムリード３の巾
Ａよりも、小さく形成されているものである（第
１図ａ）。またフイルムリードの先端部分１１の
長さＣは少なくとも、半導体素子の電極の一辺の
長さに相対応した関係を有するとともに、金属突
起１３のフイルムリードの延在方向の長さＤに相
対応する寸法を有するものである。例えば、半導
体素子の電極の一辺の長さと同一寸法かもしくは
短かめである。一方、金属突起１３に対しても同
一であつて、基板１２上に形成した金属突起１３
のフイルムリードの延在方向の寸法Ｄと同一寸法
かもしくは短かめである（第１図ｂ，ｃ）。また
前記先端部１１の巾Ｂは金属突起１３の巾よりも
小さい。
の先端部分１１は金属突起を転写する領域でかつ
半導体素子の電極に相対応する領域であり、この
部分１１の巾Ｂは延在したフイルムリード３の巾
Ａよりも、小さく形成されているものである（第
１図ａ）。またフイルムリードの先端部分１１の
長さＣは少なくとも、半導体素子の電極の一辺の
長さに相対応した関係を有するとともに、金属突
起１３のフイルムリードの延在方向の長さＤに相
対応する寸法を有するものである。例えば、半導
体素子の電極の一辺の長さと同一寸法かもしくは
短かめである。一方、金属突起１３に対しても同
一であつて、基板１２上に形成した金属突起１３
のフイルムリードの延在方向の寸法Ｄと同一寸法
かもしくは短かめである（第１図ｂ，ｃ）。また
前記先端部１１の巾Ｂは金属突起１３の巾よりも
小さい。
この様な構成において、金属突起とフイルムリ
ードとを位置合せする際、フイルムリードの先端
部１１に金属突起１３が入るようにすれば良い。
この時、先端部１１は、他の領域よりも巾が小さ
くかつその長さＣが金属突起１３の寸法Ｄと同じ
かもしくは小さ目であるから、著じるしく容易に
位置合せができ、従来発生していた位置合せの不
良およびこれによる接合強度の不安定さをまねく
ことがない。
ードとを位置合せする際、フイルムリードの先端
部１１に金属突起１３が入るようにすれば良い。
この時、先端部１１は、他の領域よりも巾が小さ
くかつその長さＣが金属突起１３の寸法Ｄと同じ
かもしくは小さ目であるから、著じるしく容易に
位置合せができ、従来発生していた位置合せの不
良およびこれによる接合強度の不安定さをまねく
ことがない。
次に第２の実施例のフイルムリードの構成につ
いて第３図で説明する。フイルムリード３の先端
部１１′の長さC′は、金属突起１３の巾D′（第２図
ｃ）よりも短かく構成されている。この様な構成
においては、例えばフイルムリード３が巾せまく
なる境界１４を、丁度、金属突起１３の中心部領
域になる寸法にC′を設計すれば、金属突起とフイ
ルムリードとの位置合せにおいて、フイルムリー
ドの境界１４が金属突起１３の中心にくる様に位
置合せをすれば良いから、位置合せが著じるしく
容易であり、かつ確実になるものである。
いて第３図で説明する。フイルムリード３の先端
部１１′の長さC′は、金属突起１３の巾D′（第２図
ｃ）よりも短かく構成されている。この様な構成
においては、例えばフイルムリード３が巾せまく
なる境界１４を、丁度、金属突起１３の中心部領
域になる寸法にC′を設計すれば、金属突起とフイ
ルムリードとの位置合せにおいて、フイルムリー
ドの境界１４が金属突起１３の中心にくる様に位
置合せをすれば良いから、位置合せが著じるしく
容易であり、かつ確実になるものである。
次に第４図をもちいて、本発明の全体の工程の
実施例を説明する。
実施例を説明する。
樹脂フイルム１から延在したフイルムリード３
はCu箔をエツチング処理してビーム状に形成さ
れ、かつSnメツキを0.4μｍの厚さに有するもので
ある。一方、金属突起１３を形成するための基板
１２は、ガラス、セラミツク等の絶縁性基板上に
Pt、Pd、ITO等の金属膜または導電性の金属酸
化膜が形成され、この上にさらに、半導体素子の
電極に相対応する領域のみを開孔したメツキ用マ
スクパターンを有するSiO2、Si3N4、ポリイミド
膜等の絶縁膜が形成されており、前記開孔部に金
属突起１３が電解メツキ法で形成される（第４図
ａ）。
はCu箔をエツチング処理してビーム状に形成さ
れ、かつSnメツキを0.4μｍの厚さに有するもので
ある。一方、金属突起１３を形成するための基板
１２は、ガラス、セラミツク等の絶縁性基板上に
Pt、Pd、ITO等の金属膜または導電性の金属酸
化膜が形成され、この上にさらに、半導体素子の
電極に相対応する領域のみを開孔したメツキ用マ
スクパターンを有するSiO2、Si3N4、ポリイミド
膜等の絶縁膜が形成されており、前記開孔部に金
属突起１３が電解メツキ法で形成される（第４図
ａ）。
次に、フイルムリード２０の巾広の領域と金属
突起１３とを位置合せ、ボンデイングツール３０
で加熱加圧せしめ、フイルムリードの先端部の巾
広の領域に、金属突起１３をAu・Snの合金で転
写・接合し、前記基板１２より、金属突起１３を
剥離するものである（第４図ｂ）。
突起１３とを位置合せ、ボンデイングツール３０
で加熱加圧せしめ、フイルムリードの先端部の巾
広の領域に、金属突起１３をAu・Snの合金で転
写・接合し、前記基板１２より、金属突起１３を
剥離するものである（第４図ｂ）。
次にフイルムリード３に転写・接合された金属
突起１３を半導体素子２の電極６に位置合せする
わけであるが、この場合、フイルムリード３の巾
広の領域と電極とを位置合せするのみで良い（第
４図ｃ）。位置合せが終了した段階で、金属突起
１３は、確実に半導体素子２の電極６上の領域内
に位置合せされ存在するものである。この状態で
ボンデイングツール３１で加圧・加熱すれば、金
属突起はAu・Alの合金で接合され、第４図ｄの
状態を得るものである。
突起１３を半導体素子２の電極６に位置合せする
わけであるが、この場合、フイルムリード３の巾
広の領域と電極とを位置合せするのみで良い（第
４図ｃ）。位置合せが終了した段階で、金属突起
１３は、確実に半導体素子２の電極６上の領域内
に位置合せされ存在するものである。この状態で
ボンデイングツール３１で加圧・加熱すれば、金
属突起はAu・Alの合金で接合され、第４図ｄの
状態を得るものである。
発明の効果
延在したフイルムリードの金属突起を転写す
る領域のみにおいて巾が狭く形成されているか
ら、前記金属突起をフイルムリードに位置合せ
する際、巾狭く形成した領域に前記金属突起を
位置合せすれば良いから、著じるしく位置合せ
が容易となり、この工程での所要時間を短縮で
きる。
る領域のみにおいて巾が狭く形成されているか
ら、前記金属突起をフイルムリードに位置合せ
する際、巾狭く形成した領域に前記金属突起を
位置合せすれば良いから、著じるしく位置合せ
が容易となり、この工程での所要時間を短縮で
きる。
また、金属突起と巾狭くなつているフイルム
リードの先端領域を基準に位置合せを行なつて
いるので従来例で説明した第１図ｂまたはｃの
寸法Ａが上下、左右方向で変化し、フイルムリ
ードの強度を低下さすことがないので信頼性の
高い半導体装置を得ることができる。
リードの先端領域を基準に位置合せを行なつて
いるので従来例で説明した第１図ｂまたはｃの
寸法Ａが上下、左右方向で変化し、フイルムリ
ードの強度を低下さすことがないので信頼性の
高い半導体装置を得ることができる。
さらにまた、位置合せが容易でかつ確実に実
施できるので、金属突起とフイルムリードの位
置合せづれが発生しない。このため著じるしく
接合強度が安定した信頼性の高い半導体装置を
得ることができる。
施できるので、金属突起とフイルムリードの位
置合せづれが発生しない。このため著じるしく
接合強度が安定した信頼性の高い半導体装置を
得ることができる。
第１図ａは従来のフイルムリードの概略平面
図、第１図ｂ，ｃはリードと金属突起および半導
体素子の電極との位置合せ状態を示す概略平面
図、第２図ａ，ｂは本発明のフイルムリードと金
属突起との位置合せ状態を示す平面図、第２図ｃ
は同位置合せ状態の断面図、第３図は本発明の他
の実施例のフイルムリードの概略平面図、第４図
ａ〜ｄは本発明を用いた転写バンプ方式の工程を
示す断面図である。 ３……フイルムリード、２……半導体素子、６
……電極、１１……先端領域、１２……基板、１
３……金属突起。
図、第１図ｂ，ｃはリードと金属突起および半導
体素子の電極との位置合せ状態を示す概略平面
図、第２図ａ，ｂは本発明のフイルムリードと金
属突起との位置合せ状態を示す平面図、第２図ｃ
は同位置合せ状態の断面図、第３図は本発明の他
の実施例のフイルムリードの概略平面図、第４図
ａ〜ｄは本発明を用いた転写バンプ方式の工程を
示す断面図である。 ３……フイルムリード、２……半導体素子、６
……電極、１１……先端領域、１２……基板、１
３……金属突起。
Claims (1)
- １ 樹脂フイルムから延存したフイルムリードの
金属突起を転写する領域でかつ半導体素子の電極
に相対応する第１の領域の巾を、他の第２の領域
の巾より小さくかつ前記金属突起の巾よりも小さ
く形成し、前記第１の領域に基板上の前記金属突
起を転写・接合したのち、前記金属突起を前記半
導体素子の電極に接合することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239103A JPS60130147A (ja) | 1983-12-19 | 1983-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239103A JPS60130147A (ja) | 1983-12-19 | 1983-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130147A JPS60130147A (ja) | 1985-07-11 |
| JPH0221653B2 true JPH0221653B2 (ja) | 1990-05-15 |
Family
ID=17039848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239103A Granted JPS60130147A (ja) | 1983-12-19 | 1983-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130147A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619054U (ja) * | 1979-07-20 | 1981-02-19 | ||
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
-
1983
- 1983-12-19 JP JP58239103A patent/JPS60130147A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130147A (ja) | 1985-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPH0239097B2 (ja) | ||
| JPS61214444A (ja) | 半導体装置 | |
| JPS59194460A (ja) | 半導体装置 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JPH0221653B2 (ja) | ||
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| US6204164B1 (en) | Method of making electrical connections to integrated circuit | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0158865B2 (ja) | ||
| JPH0982752A (ja) | 半導体装置 | |
| JP2870251B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| KR0138843B1 (ko) | 전극이 양면에 형성된 광소자의 전극연결방법 | |
| JPS5835952A (ja) | 半導体集積回路装置 | |
| JPS6290939A (ja) | 半導体装置 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH06177206A (ja) | 半導体装置 | |
| JPH0444252A (ja) | 配線基板 |