JPH01760A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。

〔従来の技術〕

従来の半導体装置、特にゲート電極が酸化膜サイドウオ
ールを存し、ソース、ドレイン及びゲート電極上にメタ
ルシリサイドを存する半導体装置（以下サリサイド構造
の半導体装置と略記する）の製造方法の一例を第２図に
示す。

工程（＋１・・・第２図１ｌｌ Ｐ型半導体基板２０１上に周知の技術により、素子分離
用酸化膜２０２、ゲート酸化膜２０３、ゲート電極２０
４、低濃度Ｎ型不純物拡散層２゜５、酸化膜サイドウオ
ール２０６を形成する。

工程（２）・・・第２図１ｂ＋ イオン注入透過ｖ！、　２０７を熱酸化法で形成した後
、高濃度Ｎ！不純物をイオン注入し、熱アニールにより
ソース・ドレイン拡散層２０８を形成する。

工程（３）・・・第２図（Ｃ１ 前記イオン注入透過膜２０７をＨＦで除去した後、メタ
ルをスパッタ法で形成し、熱アニール、及び選択エッチ
により、前記ゲート電極２０４及び前記ソース・ドレイ
ン２０８上にメタルシリサイド２０９を形成する。

〔発明が解決しようとする問題点〕

しかし、前述の従来技術では、工程（３）で述べたよう
にメタルを形成する前にイオン注入透過膜を除去する必
要があり、その時、工程（１）で形成された酸化膜サイ
ドウオールの一部が除去される。

サリサイド構造の半導体装置においては、この酸化膜サ
イドウオールは、ソース拳ドレインの分濫の役目を果た
すものであり、第３図に示したようにサイドウオール酸
化膜３ｏ６の減少は、ソース拳ドレイン３０８とゲート
電極３０４のショートにつながるという問題があった。

そこで本発明はこのような問題点を解決するもので、そ
の目的とすることは、サイドウオール酸化膜の減少を防
ぎ、ソース・ドレインどゲート電極のショートのないサ
リサイド構造の半導体装置の製造方法を提供することに
ある。

〔問題点を解決す゛るための手段〕

１）本発明の半導体Ｒ’　ｉｌの製造方法は、ゲート電
極が酸化膜サイドウオールを存するサリサイド構造の半
導体装置の製造にあたり、高濃度不純物のイオン注入透
過膜にシリコンナイトライド膜を用いることを特徴とす
る。

〔実施例〕

以下第１図により詳細に実施例を説明する。

工程（１）・・・第１図（ａｌ Ｐｕ半導体基板１０１上に周知の技術により、素子分離
用酸化膜１０２、ゲート酸化１Ｘｔａ３、ゲート電極１
０５、低濃度Ｎ型不純物拡散層１０５、酸化膜サイドウ
オール１０６を形成する。

工程（２）・・・第１図ｆａｔ 化学的気相成長法によりシリコンナイトライド膜１０７
を１００〜３００人形成し、これをイオン注入透過膜と
する。

工程（３）・・・第１図（Ｃ１ 前記シリコンナイトライド膜１０７を通し、高濃ａ′Ｎ
型不純物を前記Ｐ型半導体基板１０１にイオン注入し、
９００〜９５０°Ｃの熱処理によりソース・ドレイン拡
散ＦＪＪ１０８を形成する。

工程（４）・・・第１図ｆｄｌ 前記シリコンナイトライド膜１０７を熱リン酸で除去す
る。

工程（９・・・ｉｆ図ｔｅｌ Ｔｉ、Ｃｏ、Ｗ等のメタルをスパッタ法で４゜０〜６０
０人形成し、ハロゲンランプで６０００Ｃ〜７００°Ｃ
ｌ２Ｏ秒〜３０秒で熱処理し、前記ゲート電極１０４上
、及び前記ソース・ドレイン拡散８！０８上のみにメタ
ルシリサイド１０９を形成する。この時、前記素子分離
用酸化膜１゜２及び前記酸化膜サイドウオール１０６上
のメタルはシリサイド化されないため、アンモニア、過
酸化水素、水の混合液により容易に除去される。

工程（６）・・・第１図（「） １■３己メタルシリサイド１０９をハロゲンランプで８
００°Ｃ〜９００°０１２０秒〜３０秒で短時間熱処理
することで、　ダイシリサイド化を行い、周知の方法で
層間絶縁膜１１０、コンタクトホール１１１、配線材料
Ａβ１１２を形成する。

〔発明の効果〕

以上述べたように本発明によれば、ソース・ドレイン拡
散層形成のためのイオン注入透過膜に用いたシリコンナ
イトライド膜は、熱リン酸で容易に除去され、また酸化
膜は熱リン酸にエツチングされないため、既に形成され
ていた酸化膜サイドウオールの減少は回避できる。　こ
のため、ソース・ドレインは、ゲート電極のショートが
全くない、優れたサリサイド構造の半導体装置が製造さ
れる。

【図面の簡単な説明】

第１図ｆａｔ〜（「）は本発明の実施例を示す半導体装
置の製造工程を表わす主要製造工程断面図。第２図（ａ
ｌ〜ｔｃ＋は従来の半導体装置の製造工程を表わす主要
製造工程断面図。 第３図は、従来の半導体装置の欠点を表わす断面図。 １０１．２０１，３０１・・・・・・Ｐ型半導体基板１
０２．２０２・・・・・・素子分離用酸化膜１０３、２
０３．３０３・−−−−−ケ−）ｆｆｉ化膜１０４．２
０４，３０４・・・・・・ゲート電極１０５．２０５，
３０５・・・・・・低濃度Ｎ型不純物拡散層 １０６．２０８，３０６・・・・・・酸化膜サイドゥオ
−ル １０７・・・・・・シリコンナイトライド膜２０７・・
・・・・イオン注入透過膜。 １０８．２０８，３０８・・・・・・ソース・ドレイ／
拡散層 １０９．２０９，３０９・・・・・・メタルシリサイド
１１０・・・・・・層間絶縁膜 １１１・・・・・・コンタクトホール １１２・・・・・・配線材料用Ａρ 以　　上 出願人　セイコーエプソン株式会社　　゛代理人　弁理
士　最　上　　務　他１名゛ノ （ｂ） ｌσｔ （Ｃ） １１凹 （＋） １　ｉ　揖 （Ｃ） １　込　摺

Claims (1)

【特許請求の範囲】
1. 　ゲート電極が、酸化膜サイドウォールを有し、ソース
   、ドレイン及びゲート電極上にメタルシリサイドを有す
   る半導体装置の製造方法において、高濃度不純物のイオ
   ン注入透過膜にシリコンナイトライド膜を用いることを
   特徴とする半導体装置の製造方法。