JPH0179145U - - Google Patents
Info
- Publication number
- JPH0179145U JPH0179145U JP1987172651U JP17265187U JPH0179145U JP H0179145 U JPH0179145 U JP H0179145U JP 1987172651 U JP1987172651 U JP 1987172651U JP 17265187 U JP17265187 U JP 17265187U JP H0179145 U JPH0179145 U JP H0179145U
- Authority
- JP
- Japan
- Prior art keywords
- data
- master
- slave
- goes
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Detection And Correction Of Errors (AREA)
Description
第１図は本案の一実施例を示すブロツク線図、
第２図は動作説明図である。 １……マスタメモリパツケージ、２……スレイ
ブメモリパツケージ、３……アドレスカウンタ、
４……パツケージ選択回路、５……書込／読出制
御回路、６……冗長ビツト生成回路、７……デー
タ訂正チエツク回路、８……マスター、スレイブ
切替回路。
第２図は動作説明図である。 １……マスタメモリパツケージ、２……スレイ
ブメモリパツケージ、３……アドレスカウンタ、
４……パツケージ選択回路、５……書込／読出制
御回路、６……冗長ビツト生成回路、７……デー
タ訂正チエツク回路、８……マスター、スレイブ
切替回路。
Claims (1)
- データに冗長ビツトを付加して書込み、読出時
データと冗長ビツトからデータの誤りを訂正また
は訂正不可エラーを検出するデータ訂正チエツク
回路をもつバツフアメモリに於いて、マスター、
スレイブの２重化構成とした記憶部とデータ訂正
チエツク回路からの訂正不可エラー信号で反転動
作するマスター、スレイブ切替回路をもち、書込
時は両記憶部へ、読出時はマスター、スレイブの
一方からのデータを読出し、データの訂正不可の
時他方へ切替えながら読出動作を続行することを
特徴とする高信頼性バツフアメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987172651U JPH0179145U (ja) | 1987-11-13 | 1987-11-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987172651U JPH0179145U (ja) | 1987-11-13 | 1987-11-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0179145U true JPH0179145U (ja) | 1989-05-26 |
Family
ID=31464609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987172651U Pending JPH0179145U (ja) | 1987-11-13 | 1987-11-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0179145U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012203642A (ja) * | 2011-03-25 | 2012-10-22 | Mega Chips Corp | メモリシステム |
-
1987
- 1987-11-13 JP JP1987172651U patent/JPH0179145U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012203642A (ja) * | 2011-03-25 | 2012-10-22 | Mega Chips Corp | メモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0179145U (ja) | ||
| JPH0474340U (ja) | ||
| JPS647356U (ja) | ||
| JPS6170243U (ja) | ||
| JPS6016400U (ja) | 先入れ先出しバツフアの誤動作検出回路 | |
| JPS6296744U (ja) | ||
| JPS60174957U (ja) | メモリ装置の機能確認回路 | |
| JPS62151653U (ja) | ||
| JPH0474341U (ja) | ||
| JPS59119661U (ja) | 画像メモリ装置 | |
| JPS6392957U (ja) | ||
| JPS6089700U (ja) | 記憶回路 | |
| JPS60100852U (ja) | メモリ障害検出回路 | |
| JPH0267436U (ja) | ||
| JPS58114600U (ja) | 半導体メモリ素子 | |
| JPS58148798U (ja) | メモリ素子 | |
| JPS62187350U (ja) | ||
| JPS59174642U (ja) | メモリの異常検出回路 | |
| JPH04111100U (ja) | 電気的に書換え可能なプログラマブル読出し専用メモリ | |
| JPS60116543U (ja) | 読出専用記憶装置 | |
| JPH0386456U (ja) | ||
| JPS59192755U (ja) | エラステイツク・ストア回路 | |
| JPS61120392A (ja) | 記憶回路 | |
| JPS6257837U (ja) | ||
| JPS59168900U (ja) | プログラムメモリの障害検出回路 |