JPH0191670A

JPH0191670A - スナバ回路

Info

Publication number: JPH0191670A
Application number: JP62246169A
Authority: JP
Inventors: Takeshi Furuhashi; 武古橋; Yukihiko Hatano; 幸彦秦野; Yoshiro Tagami; 田上　芳郎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-09-30
Filing date: 1987-09-30
Publication date: 1989-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的）（産業上の利用分野）本発明は、電力変換装置に用いられるスイッチング素子
のスイッチングに伴うスナバエネルギーを回生ずるスナ
バ回路に関するものである。

（従来技術）第５図は、自己消弧形スイッチング素子１１〜１４（例
えばＧＴ○）で構成された単相インバータに設けたスイ
ッチング素子１１〜１４のスイッチングに伴うスナバエ
ネルギーの回生を可能とするスナバ回路の従来例（文献
Ｐｒｏｃ、ＥＳＡＳｅｓｓｉｏｎｓ　　ａｔ　　１６ｔ
ｈ　　Ａｎｎｕｌ　　ＩＥＥＥＰＥＳＣ（ＥＳＡ　　５
Ｐ−２３０，Ｍａｙ　　、１９８５）ｐｐ、　１６５〜
１７０参照）を示す。上側アームのスイッチング素子１
１（１３）と並列に、スナバダイオード３１　（３３）
とスナバコンデンサ４１　（４２）の直列接続回路が接
続され、上側アームのスナバダイオード３１　（３３）
のカソード端子にスナバダイオード３２　（３４）のア
ノード端子が接続され、この下側アームのスナバダイオ
ード３２゜３４のカソード端子と下側アームのスイッチ
ング素子１２．１４の負母線側端子間にスナバコンデン
サ４３が接続されている。スイッチング素子１１〜１４
のスイッチングによるスナバエネルギーはスナバコンデ
ンサ４３に蓄積され、変換器８（ＤＣ−＋ＤＣもしくは
ＤＣ−ＡＣ）によりＤＣＩＩ源５もしくは他のＤＣ電源
にもしくはＡＣ電源に回生される。２１〜２４は環流ダ
イオード、６はスイッチング素子１１〜１４のターンオ
ン時の電流抑制用のアノードリアクトル、７は負荷であ
る。

本スナバ回路の動作をスイッチング素子１１゜１２の周
辺部分を取り出して以下に述べる。一般に、第５図のス
ナバコンデンサ４３の両端電圧は変換器８により一定に
制御されることから、第６図以後ではスナバコンデンサ
４３と変換器８を電圧源９により近似している。第６図
（ａ　）にはスイッチング素子１１がターンオンした時
のスナバ回路電流ＪＯＨの経路を、第６図（ｂ）にはス
ナバコンデンサ４１の電圧σ。Ｓとスナバ回路電流ＬＯ
Ｎの波形を示す。′１１１ｒＡ５の電圧をＥｏｃ、電圧
源９の電圧をＥＲとする。ＥＲ＞ＥＤＣとして、スナバ
コンデンサ４１とアノードリアクトル６のエネルギーを
電１１１９に吸収する。スイッチング素子１１がターン
オンする場合には、それ以前のスイッチング素子１１の
ターンオフまたは素子１２のターンオン・オフによりσ
。５＝ＥＲまたはＯＶになっている。σ。ｓ　−ＯＶの
時にはスナバ回路に電流は流れない。σ。５＝ＥＲの時
、スナバコンデンサ４１の放電電流ＺｏＮが図の実線で
示す経路を流れる（期間■）。アノードリアクトルのイ
ンダクタンスをＡＬ、スナバコンデンサ４１の静電容量
をＣｓとすると、放電電流ＪＯＮはとなる。但しω−１
／（’７：、〒πｌ］である。

スナバコンデンサ４１の電圧σ。Ｓは σｃ　ｓ　−Ｅｏ　ｃ　００３ωｔ＋ＥＲＥｏｃ　　（
２）となり、期間■の所要時間ｔ■は、（２）式におい
てσ。Ｓ＝Ｏとしてと与えられる。

また、σｃ　ｓ　＝Ｏの時の放電電流ＬｏＮを１１とす
ると、ｔ■を用いて、となる。

σ。Ｓ＝Ｏどなった侵には、スナバダイオード３１が順
バイアスされてオン状態となり、スナバ回路には図の一
点鎖線で示す電流ＪＯＮが流れる（期間■）。この期間
ではスナバコンデンサの放電によりアノードリアクトル
６に蓄えられた電磁エネルギーが電圧［９に吸収される
。電流ＪＯＮはで減衰する。

期間■の所要時間【■はとなる。

第７図（ａ　）は、スイッチング素子１１がターンオフ
した時のスナバ回路電流１ＯＦＦの経路を、第７図（ｂ
）はスナバコンデンサ４１の電圧σｃ５とスナバ回路電
流１ＯＦＦの波形を示す。スイッチング素子１１がオン
の場合には、第５図に示すインバータの出力電流ｊｏは
、ｊＯの極性が正の時にスイッチング素子１１を流れ、
負の時に環流ダイオード２１を流れる。出力電流Ｌ○が
環流ダイオード２１を流れている時には、スイッチング
素子１１がターンオフしてもスナバ回路に電流は流れな
い。出力電流ＬＯが正の時、スイッチング素子１１のタ
ーンオフにより、スイッチング素子１１を流れていた出
力電流ＬＯがスナバ回路に流れ込む（ＪＯＦＦ）（期間
■、図に実線で示す。）。

この電流１ＯＦＦは、一般に負荷の時定数が期間■に比
べて充分に大きいことから、スナバコンデンサ４１の電
圧σ。Ｓが電源５の電圧Ｅ０゜より小さい時にはほぼ一
定である。電流ｊｏｐｐはσｃｓ＞Ｅｏ。で減少し始め
る。σ。５＝Ｅｔ：ｚとなった侵にはダイオード３２が
順バイアスされてスナバ回路には、第７図の一点鎖線で
示す経路を電流ＬｏＦＦが流れる（期間■）。電流！Ｏ
ｐＦは（５）式の傾きで減衰する。

第８図、第９図はそれぞれスイッチング素子１２がター
ンオンおよびターオンオフした時の、スナバ回路電流の
経路およびスナバコンデンサ４１の電圧σｃｓとスナバ
回路電流の波形を示す。

電圧σＣ５が０■の場合に、スイッチング素子１２のタ
ーンオンによりスナバ回路には第８図に示す電流ＬＯＮ
が流れる。期間■の電流ＬｏＮは（１）式で与えられ、
期間■の電流ＬＯＮの傾きは（５）式で与えられる。次
に、スイッチング素子１２が第５図に示す出力電流ＬＯ
をしゃ断した時、スナバ回路には第９図に示す電流ＪＯ
ＦＦが流れる。

電圧σｃｓがＯとなった時点で電流の経路が変わるく期
間■→明期間）。

以上、スイッチング素子１１．１２のスイッチングによ
るスナバエネルギーが第５図のスナバコンデンサ４３に
蓄積される様子について述べた。

［発明が解決しようとする問題点］第５図の出力電流ｉｏが常に正（負）である時には、ス
ナバ回路には第６（８）図と第７（９）図の電流が交互
に流れ、インバータ装置の動作に不具合は見られない。

しかしながら、出力電流ｊｏの極性反転直後に、スイッ
チング素子１１゜１３がターンオフする時には、このタ
ーンオフ前にすてにスナバコンデンサ４１．４２に最大
Ｃ５（ＥＲＥｏｃ）の電荷が充電されていて、スイッチ
ング素子１１．１３のターンオフ詩の電圧ストレスが増
大するという問題がある。

このことを第１０図の出力電流ｌＯの極性が負から正へ
と反転する場合について説明する。第１１図に出力電流
ＬＯの極性反転時にインバータ回路を流れる電流の経路
と波形およびスナバコンデンサ４１の電圧σ。Ｓの波形
を示す。同図は出力電流１０の極性反転前後の時間軸を
拡張している。スイッチング素子１２のターンオフ後、
出力電流Ｌｏは第１１図の実線で示す経路を流れる（期
間■）。出力電流ｉｏが零となった後はダイオード２１
のリカバリ電流が図の一点鎖線の経路を流れる。インバ
ータの上下アームのスイッチング素子は短絡を防止する
ために片側アームのスイッチング素子のターンオフ後、
対のアームのスイッチング素子のターンオンまでに一定
の休止期間（例えば３０〜２００μｓ）を設けるが、第
１１図の期間■、■がこの休止期間内であれば（すなわ
ち期間■、■がスイッチング素子１１のターンオン時刻
で２以前にあれば）、ダイオード２１の逆耐圧の回復（
時刻ｔ！より）に伴い、第１１図の二点鎖線で示す経路
をアノードリアクトル６の放電電流が流れる（■）。こ
の放Ｎ電流により、スナバコンデンサ４１が充電される
が、充電電圧σｃｓが σＣ５≦ＥＲＥＯＣ（７）であれば、時刻ｔ２でスイッチング素子１１がターンオ
ンしても、第６図に示したスナバ回路電流が流れること
ができず、スナバコンデンサ４１には充Ｍ’Ｒ荷がその
まま残ってしまう。このことは、時刻ｔ３でスイッチン
グ素子１１がターンオフする時の電圧ストレスを増大さ
せてしまうことになり、ｄｖ／　ｄｔ？ｉｉｔ　Ｍの低
いスイッチング素子（例えばＧＴＯ）の使用を不可能と
してしまう。

本発明は、従来回路においてインバータ出力電流の極性
反転時および電流断続時に発生する上側アームのスナバ
コンデンサの残留電荷を上側アームのスイッチング素子
のオン期間中に放電させることによって、ターンオフす
る時の電圧ストレスを低減したスナバ回路を提供するこ
とにある。

［発明の構成］く問題点を解決するための手段）第１図に本発明の構成を示す。上側アームのスナバダイ
オード３１とスナバコンデンサ４１の直列接続点と上側
アームのスイッチング素子１１の正母線側端子間に新た
に抵抗１００とサイリスタ２００を挿入している。サイ
リスタ２００のオン信号は上側アームのスイッチング素
子１１のオン信号を遅延回路３０３を通して得ている。

遅延回路３０３の遅延時間ｔｄは、（３１，（６１のｔ
■、ｔ■を用いてｔｄ＞ｔ■＋ｔ■　　　（８）としている。

第１図の３０１．３０２はそれぞれサイリスク２００、
スイッチング素子１１のゲート駆動回路である。図中の
他の部品および要素については第５図の従来例と同様で
ある。

尚、サイリスタ２００のカソード側は、アノードリアク
トル６と電源５との接続点に接続していもよい。また第
２図のごとく、それぞれ第１図のスナバ回路の極性を反
転した場合についても同様の手段で目的を達成できる。

（作　用）このように構成されたスナバ回路においては、スナバコ
ンデンサ４１に（４）式に示す電圧σ。Ｓが残留した場
合においても、スイッチング素子１１がオン状態にある
とき、スナバコンデンサ４１→抵抗１００→サイリスタ
２００→スイツチング素子１１の経路を通して上記残留
電荷が放電されるので、スイッチング素子１１のターン
オフ時の電圧は第１１図（ｂ）に示すように、残留電荷
に応じた電圧から立上ることなく０から立上がるのでス
トレスを低減出来る。また第６図の例の様に、スナバコ
ンデンサ４１にＥＲ−ＥＤＣより大きな電圧が残留した
場合においては、サイリスタ２００の点弧を遅延回路３
０３により、スイッチング素子１１が点弧した後、スナ
バコンデンサ４１の放Ｗ１電流が零となる時間（すなわ
ち、ｔ■＋ｔ■）よりも遅らせることにより、サイリス
ク２００と抵抗１００の直列回路に不要な電流を流さな
くて済む。

このことは、サイリスタ２００と抵抗１００の不必要な
容量増加を防止する。

（実施例）第３図に本発明を単相インバータに適用した一実施例を
示す。第５図の単相インバータの従来例に、抵抗１０１
．１０２およびサイリスタ２０１゜２０２を挿入してい
る。第３図の他の部品および要素は第５図と同じである
。尚、図中では省略しているが、サイリスタ２０１，２
０２の点弧信号はそれぞれスイッチング素子１１．１３
の点弧信号を遅延時間ｔｄを持つ遅延回路を通して得て
いる。

第４図に出力電流ｊｏの極性反転時にインバータ回路を
流れる電流の経路と波形およびスナバコンデンサ４１の
電圧σ。Ｓの波形を第１１図と対比して示す。第１１図
の従来例との違いは、時刻で２におけるスイッチング素
子１１のターンオン後、ｔｄの時間の後にスナバコンデ
ンサ４１の残留電荷が第４図の破線で示す経路で放電さ
れ（■）、時刻む３におけるスイッチング素子１１のタ
ーンオフ時の電圧ストレスを低減出来る。

゛［発明の効果）以上説明したように、本発明によれば、スナバ回路の損
失のわずかな増加で、インバータの出力電流の極性反転
時および電流断続時に発生する上側アームのスナバコン
デンサの残留電荷を上側アームのスイッチング素子のオ
ン期間中に放電することができ、スイッチング素子の電
圧ストレスを増大させることがないので、ｄＶ／ｄｔ耐
量の低い素子（例えばＧＴＯ）を使用することが出来る
。

【図面の簡単な説明】

第１図は本発明の構成を示す図、第２図は本発明の他の
構成を示す図、第３図は本発明を単相インバータに適用
した一実施例を示す図、第４図は本発明の作用を示す図
、第５図は従来例を示す図、第６図乃至第９図は従来例
の動作を示す図、第１０図は単相インバータの出力電流
の一例を示す図、第１１図は従来例の動作において問題
となる点を説明するための図である。１１〜１４・・・スイッチング素子、２１〜２４・・・
環流ダイオード、３１〜３４・・・スナバダイオード、
４１〜４３・・・スナバコンデンサ、５・・・電源、６
・・・アノードリアクトル、７・・・負荷、８・・・変
換器、９・・・ｔｆｌ、ｉｏｏ、１０１．１０２・・・
抵抗、２００゜２０１　、　２０２−ｆ　イＩＪ　スタ
、３０１，３０２・・・ゲート駆動回路、３０３・・・
遅延回路。出願人代理人　弁理士　鈴江武彦箒１図第２　記（ａ）第４図ＬＩＬＩＵ〇　　　　　　　　八ム」　　　　Ｕム」騙り田

Claims

【特許請求の範囲】

直流母線間にブリッジ接続されるスイッチング素子と該
素子にそれぞれ逆並列接続される環流ダイオードから成
るインバータ装置の直流母線の一方に接続されるスイッ
チング素子にそれぞれ並列接続される第１のスナバダイ
オードと第１のスナバコンデンサの直列回路と、前記第
１のスナバダイオードと第１のスナバコンデンサの直列
接続点にそれぞれ第２のスナバダイオードの一端を接続
し、他端を共通に第２のスナバコンデンサを介して直流
母線の他方に接続して、前記スイッチング素子のスイッ
チングに伴なうスナバエネルギーを前記第２のスナバコ
ンデンサに蓄積してスナバエネルギーを回生するように
したスナバ回路において、前記第１のスナバダイオード
と第１のスナバコンデンサの直列接続点と前記直流母線
の一方との間にそれぞれ放電抵抗とサイリスタの直列回
路を接続したことを特徴とするスナバ回路。