JPH0192865A - ロツクデータ設定装置 - Google Patents
ロツクデータ設定装置Info
- Publication number
- JPH0192865A JPH0192865A JP24779787A JP24779787A JPH0192865A JP H0192865 A JPH0192865 A JP H0192865A JP 24779787 A JP24779787 A JP 24779787A JP 24779787 A JP24779787 A JP 24779787A JP H0192865 A JPH0192865 A JP H0192865A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- data
- lock data
- access
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の処理装置が記憶装置を共有する型の情
報処理システムに関し、特に、そのようなシステムにお
いて記憶領域のロックを行なう機構に関する。
報処理システムに関し、特に、そのようなシステムにお
いて記憶領域のロックを行なう機構に関する。
（従来の技術〕
前記の型の情報処理システムにおいては、記憶装置中の
共通資源（データ又はプログラム）が複数の処理装置に
よって同時に使用されることにより生じる誤りを防ぐた
めに、共通資源のブロックごとにロックバイトが用意さ
れる。各処理装置は、共通資源ブロックへのアクセスに
先立ち、対応するロックバイトを読出して、それが他の
処理装置により予め定められた値（以下ロック設定値と
いう）にセットされているか否かを調べ、否であれば、
これをロック設定値にセットして、それからその共通資
源ブロックへのアクセスを遂行し、予定の処理を完了し
た後にロックバイトをリセットする。他方、ロックバイ
トが既に他の処理装置によりロック設定値にセットされ
ていれば、その装置がロックバイトをリセットするまで
、この共通資源ブロックへのアクセスは待たされる。
共通資源（データ又はプログラム）が複数の処理装置に
よって同時に使用されることにより生じる誤りを防ぐた
めに、共通資源のブロックごとにロックバイトが用意さ
れる。各処理装置は、共通資源ブロックへのアクセスに
先立ち、対応するロックバイトを読出して、それが他の
処理装置により予め定められた値（以下ロック設定値と
いう）にセットされているか否かを調べ、否であれば、
これをロック設定値にセットして、それからその共通資
源ブロックへのアクセスを遂行し、予定の処理を完了し
た後にロックバイトをリセットする。他方、ロックバイ
トが既に他の処理装置によりロック設定値にセットされ
ていれば、その装置がロックバイトをリセットするまで
、この共通資源ブロックへのアクセスは待たされる。
ある処理装置がロックバイトの読出し、検査。
修正及び再書込みの一連の処理を遂行している間、他の
処理装置はこのロックバイトを含む記憶領域へアクセス
するのを禁止される。そうしないと、ある処理装置が、
他の処理装置によってセットされようとしているロック
バイトを読出して、検査し、その結果、対応する共通資
源が利用できると誤って判断するおそれがあるからであ
る。このよウナロックバイトを含む記憶領域へのアクセ
スの禁止は、インターロックと呼ばれる。従来のインタ
ーロック、機構の例は、特公昭５８−３４８５６号公報
。
処理装置はこのロックバイトを含む記憶領域へアクセス
するのを禁止される。そうしないと、ある処理装置が、
他の処理装置によってセットされようとしているロック
バイトを読出して、検査し、その結果、対応する共通資
源が利用できると誤って判断するおそれがあるからであ
る。このよウナロックバイトを含む記憶領域へのアクセ
スの禁止は、インターロックと呼ばれる。従来のインタ
ーロック、機構の例は、特公昭５８−３４８５６号公報
。
特開昭５７−１５８０８１号公報等に記憶されている。
従来のインターロック機構によれば、少なくともロック
バイトの読−出し、検査、修正及び再書込みの一連の処
理の間、ロックバイトを含む記憶領域へ他の処理装置が
アクセスすることが禁止される。この措置は、この領域
へのアクセスを必要とする他の処理装置の動作を遅延さ
せる。また、インターロックのための前記一連の処理の
実行は、各処理装置にとってオーバヘッドとなる。
バイトの読−出し、検査、修正及び再書込みの一連の処
理の間、ロックバイトを含む記憶領域へ他の処理装置が
アクセスすることが禁止される。この措置は、この領域
へのアクセスを必要とする他の処理装置の動作を遅延さ
せる。また、インターロックのための前記一連の処理の
実行は、各処理装置にとってオーバヘッドとなる。
本発明の目的は、ロックデータの読出し、検査。
修正及び再書込みの一連の処理を、１個の記憶参照要求
の実行で遂行させ、それにより、他の処理装置のアクセ
スを禁止することなく、かつ、僅少のオーバヘッドでロ
ックデータの検査・設定をすることができるような、従
来のインターロック機構に代わるロックデータ設定機構
を提供することにある。
の実行で遂行させ、それにより、他の処理装置のアクセ
スを禁止することなく、かつ、僅少のオーバヘッドでロ
ックデータの検査・設定をすることができるような、従
来のインターロック機構に代わるロックデータ設定機構
を提供することにある。
本発明によれば、記憶装置内に、処理装置からのロック
データ設定要求を受取る手段と、このロックデータ設定
要求に応答してそれが指定するアドレスから読出された
データがロック設定値を持つか否かを検査する手段と、
この検査手段の出力に応答して、読出されたデータがロ
ック設定値を持てばそれを当該アドレスに′再書込みし
、そのデータがロック設定値を持たなければロック設定
値を当該アドレスに書込む手段と、読出されたデータを
ロックデータ設定要求を発行したアクセス元装置に送る
手段とが設けられる。
データ設定要求を受取る手段と、このロックデータ設定
要求に応答してそれが指定するアドレスから読出された
データがロック設定値を持つか否かを検査する手段と、
この検査手段の出力に応答して、読出されたデータがロ
ック設定値を持てばそれを当該アドレスに′再書込みし
、そのデータがロック設定値を持たなければロック設定
値を当該アドレスに書込む手段と、読出されたデータを
ロックデータ設定要求を発行したアクセス元装置に送る
手段とが設けられる。
アクセス元装置は、共通資源を利用しようとする時、対
応するロックデータのアドレスを指定してロックデータ
設定要求を発行する。この要求を受けた記憶装置におい
て、指定されたアドレスから読出されたロックデータは
、検査手段により、既にロック設定値にセットされてい
るか否かが検査される。そして、それがロック設定値に
セットされていれば、そのロックデータは変更されずに
維持され、ロック設定値にセットされていなければ、そ
れはロック設定値に変更される。ロックデータ設定要求
を発行したアクセス元装置は、送られて来たロックデー
タを調べて、所望の共通資源に直ちにアクセスできるか
否かを知ることができる。このようにして、ロックデー
タの読出し、検査、修正及び書込みの一連の処理が、１
個の記憶参照要求の実行中に、他のアクセス元装置のア
クセスを特に禁止することなく、完了する。
応するロックデータのアドレスを指定してロックデータ
設定要求を発行する。この要求を受けた記憶装置におい
て、指定されたアドレスから読出されたロックデータは
、検査手段により、既にロック設定値にセットされてい
るか否かが検査される。そして、それがロック設定値に
セットされていれば、そのロックデータは変更されずに
維持され、ロック設定値にセットされていなければ、そ
れはロック設定値に変更される。ロックデータ設定要求
を発行したアクセス元装置は、送られて来たロックデー
タを調べて、所望の共通資源に直ちにアクセスできるか
否かを知ることができる。このようにして、ロックデー
タの読出し、検査、修正及び書込みの一連の処理が、１
個の記憶参照要求の実行中に、他のアクセス元装置のア
クセスを特に禁止することなく、完了する。
添付図面は、本発明の＝実施例をブロックダイヤグラム
により示す。複数の処理ユニットｌａ。
により示す。複数の処理ユニットｌａ。
１ｂが、記憶制御ユニット２を介して、記憶ユニット３
に接続される。任意の種類の処理ユニット（命令処理ユ
ニット、入出力処理ユニット等）を任意の台数だけ設け
てよい。記憶制御ユニット２は、これらの処理ユニット
からのアクセス要求を、それらの間の競合を調整して、
記憶ユニット３に転送する。各処理ユニットからのアク
セス要求は、信号線４０’ａ〜４２ ａ 、’４０ ｂ
〜４２ ｂを経て記憶制御ユニット２に送られ、ここか
ら信号線４０〜４２を経て記憶ユニット３に送られる。
に接続される。任意の種類の処理ユニット（命令処理ユ
ニット、入出力処理ユニット等）を任意の台数だけ設け
てよい。記憶制御ユニット２は、これらの処理ユニット
からのアクセス要求を、それらの間の競合を調整して、
記憶ユニット３に転送する。各処理ユニットからのアク
セス要求は、信号線４０’ａ〜４２ ａ 、’４０ ｂ
〜４２ ｂを経て記憶制御ユニット２に送られ、ここか
ら信号線４０〜４２を経て記憶ユニット３に送られる。
読出されたデータは、信号線４３を経て記憶制御ユニッ
ト２を通り、更に信号線４３ａ又は４３ｂを経て、処理
ユニットｌａ又は１ｂに送られる。
ト２を通り、更に信号線４３ａ又は４３ｂを経て、処理
ユニットｌａ又は１ｂに送られる。
記憶ユニット３において、オーダレジスタ３０は動作指
定情報を受取り、書込みフラグレジスタ３１は書込みバ
イト位置を示すフラグを受取り、書込みデータレジスタ
３２は書込まれるべきデータを受取って、記憶回路３３
へ供給する。記憶回路３３から読出されたデータは、読
出しデータレジスタ３４に一時的に保持される６デ一タ
検査回路３５は、ロックバイト設定要求に従って読出さ
れたロックバイトの値がロック設定値と等しいか否かを
検査する。この回路は、ロックバイト値と予め定められ
たロック設定値を比較する比較回路でよく、また、ロッ
ク設定値として予め定められタヒットパターンを検出す
る論理回路でもよい。
定情報を受取り、書込みフラグレジスタ３１は書込みバ
イト位置を示すフラグを受取り、書込みデータレジスタ
３２は書込まれるべきデータを受取って、記憶回路３３
へ供給する。記憶回路３３から読出されたデータは、読
出しデータレジスタ３４に一時的に保持される６デ一タ
検査回路３５は、ロックバイト設定要求に従って読出さ
れたロックバイトの値がロック設定値と等しいか否かを
検査する。この回路は、ロックバイト値と予め定められ
たロック設定値を比較する比較回路でよく、また、ロッ
ク設定値として予め定められタヒットパターンを検出す
る論理回路でもよい。
これらに加えて、図示されてはいないが、アクセス要求
に含まれるアドレスを保持するためのアドレスレジスタ
が設けられる。
に含まれるアドレスを保持するためのアドレスレジスタ
が設けられる。
通常の読出し要求及び書込み要求（部分書込み要求を含
む）の処理は従来装置と同様なので、その説明は省略し
、本発明によるロックバイト設定要求の処理を以下に説
明する。
む）の処理は従来装置と同様なので、その説明は省略し
、本発明によるロックバイト設定要求の処理を以下に説
明する。
例えば処理ユニット１ａにおいて共通資源ブロックへの
アクセスの必要が生じると、ロックバイト設定要求が、
記憶制御ユニット２を経て、記憶ユニット３に送られる
。ロックバイト設定要求は、ロックバイト設定動作を指
示するオーダ情報と。
アクセスの必要が生じると、ロックバイト設定要求が、
記憶制御ユニット２を経て、記憶ユニット３に送られる
。ロックバイト設定要求は、ロックバイト設定動作を指
示するオーダ情報と。
ロック設定値と、アドレスと、ロック設定値が書込まれ
るべきロックバイト位置を示す書込みフラグとを含み、
オーダ情報はオーダレジスタ３ｏに、書込みフラグは書
込みフラグレジスタ３１に、ロック設定値は書込みデー
タレジスタ３２のロックバイト位置に、アドレスは図示
されていないアドレスレジスタに、それぞれセットされ
る。
るべきロックバイト位置を示す書込みフラグとを含み、
オーダ情報はオーダレジスタ３ｏに、書込みフラグは書
込みフラグレジスタ３１に、ロック設定値は書込みデー
タレジスタ３２のロックバイト位置に、アドレスは図示
されていないアドレスレジスタに、それぞれセットされ
る。
この状態で記憶ユニット３が起動されると、記憶回路３
３の指定されたアドレスの領域からデータが読出されて
、読出しデータレジスタ３４にセットされる。それと同
時に、データ検査回路３５は、ロックバイトの値がロッ
ク設定値と等しいか否かを検査する。それらが一致して
いれば（すなわち、他の処理ユニットにより既にロック
設定値にセットされていれば）、データ検査回路３５は
、“０”をＡＮＤ回路３６の一方の入力に供給し、それ
により、書込みデータレジスタ３２に対するすべての更
新バイト位置フラグが（ｌ ＯＩ＋になる。
３の指定されたアドレスの領域からデータが読出されて
、読出しデータレジスタ３４にセットされる。それと同
時に、データ検査回路３５は、ロックバイトの値がロッ
ク設定値と等しいか否かを検査する。それらが一致して
いれば（すなわち、他の処理ユニットにより既にロック
設定値にセットされていれば）、データ検査回路３５は
、“０”をＡＮＤ回路３６の一方の入力に供給し、それ
により、書込みデータレジスタ３２に対するすべての更
新バイト位置フラグが（ｌ ＯＩ＋になる。
次いで、フラグ０”により示される書込みデータレジス
タ３２のバイト位置に、読出しデータレジスタ３４中の
対応バイトが転送される。今の場合、すべてのフラグが
４１０ ＃ｌであるから、書込みデータレジスタ３２の
全位置に、読出しデータレジスタ３４の内容が転送され
る。その後、書込みデータレジスタ３２の内容は、先に
指定された領域に書込まれ、その結果、既に設定されて
いたロックバイトは、変更されることなく維持される。
タ３２のバイト位置に、読出しデータレジスタ３４中の
対応バイトが転送される。今の場合、すべてのフラグが
４１０ ＃ｌであるから、書込みデータレジスタ３２の
全位置に、読出しデータレジスタ３４の内容が転送され
る。その後、書込みデータレジスタ３２の内容は、先に
指定された領域に書込まれ、その結果、既に設定されて
いたロックバイトは、変更されることなく維持される。
読出しデータレジスタ３４の内容は、また、ロックバイ
ト設定要求を発行した処理ユニット１ａに送られ、この
処理ユニット１ａは、このデータを調べて、既に他の処
理ユニットによりロックが設定されていたことを知り、
一定時間後にロックバイト設定要求を再び発行する。
ト設定要求を発行した処理ユニット１ａに送られ、この
処理ユニット１ａは、このデータを調べて、既に他の処
理ユニットによりロックが設定されていたことを知り、
一定時間後にロックバイト設定要求を再び発行する。
他方、読出されたロックバイトがロック設定値と異なれ
ば、すなわち、ロックが設定されていなければ、データ
検査回路３５は“１″をＡＮＤ回路３６に供給し、それ
により、書込みフラグレジスタ３１が指定するバイト位
置（ロックバイト位置）に対するフラグは“１″になり
、他のバイト位置に対するフラグは“０″にとどまる０
次いで、フラグ０”により示される書込みデータレジス
タ３２のバイト位置に、読出しデータレジスタ３４中の
対応バイトが転送され、それにより、ロックバイト位置
のロック設定値と、他のバイト位置の読出しデータレジ
スタ３４の内容がマージされる。その後、書込みデータ
レジスタ３２の内容が先に指定された領域に書込まれ、
その結果、ロックバイトはロック設定値に更新される。
ば、すなわち、ロックが設定されていなければ、データ
検査回路３５は“１″をＡＮＤ回路３６に供給し、それ
により、書込みフラグレジスタ３１が指定するバイト位
置（ロックバイト位置）に対するフラグは“１″になり
、他のバイト位置に対するフラグは“０″にとどまる０
次いで、フラグ０”により示される書込みデータレジス
タ３２のバイト位置に、読出しデータレジスタ３４中の
対応バイトが転送され、それにより、ロックバイト位置
のロック設定値と、他のバイト位置の読出しデータレジ
スタ３４の内容がマージされる。その後、書込みデータ
レジスタ３２の内容が先に指定された領域に書込まれ、
その結果、ロックバイトはロック設定値に更新される。
読出しデータレジスタ３４の内容は、また、処理ユニッ
トｌａに転送され、処理ユニット１ａは、このデータを
調べて、ロックバイトがそれまでに他の処理装置により
設定されていなかったことを知り、目的の共通資源への
アクセスを開始する。
トｌａに転送され、処理ユニット１ａは、このデータを
調べて、ロックバイトがそれまでに他の処理装置により
設定されていなかったことを知り、目的の共通資源への
アクセスを開始する。
データ検査回路３５の出力は１通常の書込み要求（部分
書込み要求を含む）の処理中は１′″に強制されて、そ
れにより、書込みフラグレジスタ３１のバイト位置情報
はそのまま書込みデータレジスタ３２に与えられる。
書込み要求を含む）の処理中は１′″に強制されて、そ
れにより、書込みフラグレジスタ３１のバイト位置情報
はそのまま書込みデータレジスタ３２に与えられる。
本発明によれば、ロックデータの読出し、検査。
修正及び再書込みの一連の処理を、１個の記憶参照要求
の実行により、他の処理装置のアクセスを禁止すること
なく、完遂することができる・したがって、他の処理装
置で行なわれる処理が遅らされることはなく、かつ、ロ
ックデータの検査°設定のためのオーバヘッドが減少す
る。
の実行により、他の処理装置のアクセスを禁止すること
なく、完遂することができる・したがって、他の処理装
置で行なわれる処理が遅らされることはなく、かつ、ロ
ックデータの検査°設定のためのオーバヘッドが減少す
る。
添付図面は本発明の一実施例を示すブロックダイヤグラ
ムである。 ｌａ、ｌｂ・・・処理ユニット、２・・・記憶制御ユニ
ット、３・・・記憶ユニット、３０・・・オーダレジス
タ、３１・・・書込みバイト位置を示すフラグレジスタ
、３２・・・書込みデータレジスタ、３４・・・読出し
データレジスタ、３５・・・ロックバイトがロック設定
値と等しいか否かを調べる検査回路。
ムである。 ｌａ、ｌｂ・・・処理ユニット、２・・・記憶制御ユニ
ット、３・・・記憶ユニット、３０・・・オーダレジス
タ、３１・・・書込みバイト位置を示すフラグレジスタ
、３２・・・書込みデータレジスタ、３４・・・読出し
データレジスタ、３５・・・ロックバイトがロック設定
値と等しいか否かを調べる検査回路。
Claims (1)
- １、複数のアクセス元装置により記憶制御装置を介して
共有される記憶装置において、ロックデータ設定要求を
前記アクセス元装置から受取る手段と、前記要求に応答
してそれが指定するアドレスから読出されたデータがロ
ック設定値を持つか否かを検査する手段と、前記検査手
段の出力に応答して、前記読出されたデータがロック設
定値を持てばそのデータを当該アドレスに再書込みし、
そのデータがロック設定値を持たなれけばロック設定値
を当該アドレスに書込む手段と、前記読出されたデータ
を前記要求を発したアクセス元装置に送る手段とを有す
るロックデータ設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247797A JP2547329B2 (ja) | 1987-10-02 | 1987-10-02 | ロツクデータ設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247797A JP2547329B2 (ja) | 1987-10-02 | 1987-10-02 | ロツクデータ設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0192865A true JPH0192865A (ja) | 1989-04-12 |
| JP2547329B2 JP2547329B2 (ja) | 1996-10-23 |
Family
ID=17168796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247797A Expired - Fee Related JP2547329B2 (ja) | 1987-10-02 | 1987-10-02 | ロツクデータ設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547329B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138651A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | Information process system |
-
1987
- 1987-10-02 JP JP62247797A patent/JP2547329B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138651A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | Information process system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2547329B2 (ja) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| US5615374A (en) | Lock control method for resource | |
| US5132973A (en) | Testable embedded RAM arrays for bus transaction buffering | |
| JP2587468B2 (ja) | ロツクデータ設定装置 | |
| US5463637A (en) | Apparatus and method for testing a buffer memory device which checks whether data is valid or invalid | |
| JPH0192865A (ja) | ロツクデータ設定装置 | |
| JPH04127261A (ja) | マルチプロセッサシステム | |
| JPH1125006A (ja) | メモリテスト装置 | |
| JPH0399326A (ja) | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム | |
| JPH02123454A (ja) | メモリインタロック制御回路 | |
| JPS5834856B2 (ja) | キオクセイギヨソウチ | |
| JP2561306B2 (ja) | プログラムモジュール間制御移行方式 | |
| JPH04184557A (ja) | リクエスト競合生成方式 | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPS63286959A (ja) | メモリアクセス方式 | |
| JPH07104834B2 (ja) | 処理装置間ロック制御システム | |
| JPH03232051A (ja) | セマフォアクセス制御方法 | |
| JP2710475B2 (ja) | メモリ制御回路 | |
| JPS6238746B2 (ja) | ||
| JPH0245851A (ja) | キャッシュメモリ装置 | |
| JP2718028B2 (ja) | プログラム・テスト・フアイルのアクセス方法 | |
| JPH01270157A (ja) | 多重化メモリ装置 | |
| JPS60215272A (ja) | マルチプロセツサシステム | |
| JPH0877069A (ja) | キャッシュテスト方法 | |
| JPS6361699B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |