JPH0193133A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0193133A
JPH0193133A JP62252052A JP25205287A JPH0193133A JP H0193133 A JPH0193133 A JP H0193133A JP 62252052 A JP62252052 A JP 62252052A JP 25205287 A JP25205287 A JP 25205287A JP H0193133 A JPH0193133 A JP H0193133A
Authority
JP
Japan
Prior art keywords
bonding
insulating film
wiring layer
opening
interconnection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62252052A
Other languages
English (en)
Other versions
JPH0580145B2 (ja
Inventor
Akihiro Sawairi
澤入　明弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62252052A priority Critical patent/JPH0193133A/ja
Publication of JPH0193133A publication Critical patent/JPH0193133A/ja
Publication of JPH0580145B2 publication Critical patent/JPH0580145B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に寄生容量
の影響の大きい高周波回路を有する半導体装置の製造方
法は関する。
〔従来の技術〕
高周波回路を有する半導体装置においては、素子の高速
化によりその高速動作を制限する要因として、寄生容量
の占める割合が大きくなってきた。寄生容量の大きな成
分として、ボンディングパッド領域があり、従来寄生容
量を減らす方法として、特に信号線についてはボンディ
ングパッド領域を小さく形成する方法がとられていた。
〔発明が解決しようとする問題点〕
しかし、上述した従来の手段はボンディングバラド領域
が小さくボンディング作業が困難なため、熟練作業者に
よるマニュアルボンディングという方法がとられており
、生産性が著しく低下するという欠点がある。
本発明の目的は、ボンディングの作業性を低下させるこ
となくボンディングパッドの配線層の寄生容量を低減す
ることが出来る半導体装置の製造方法を提供することに
ある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板の一生面
上に形成された第１の絶縁膜上に所定のパターンを有す
る第１の配線層を形成する工程と、該第１の配線層を覆
う第２の絶縁膜を形成し、該絶縁膜に前記第１の配線層
に達する第１の開孔を設ける工程と、前記開孔を通して
第１の配線層と接続し少なくともワイヤボンディングを
行うためのボンディングパッド領域を有する第２の配線
層を形成する工程と、該第２の配線層を覆う第３の絶縁
膜を形成する工程と、該第３の絶縁膜の前記ボンディン
グパット領域内に入るよう第２の開孔を設け第２の配線
層のボンディング領域を露出させる工程と、露出された
前記ボンディング領域の一部にワイヤボンディングする
工程と、前記第３の絶縁膜および接続領域のボンディン
グワイヤをマスクとして開孔部内のボンディングワイヤ
との接続領域以外の露出した第２の配線層をエツチング
除去する工程とを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。第１図
（ａ）、（ｂ）は本発明の一実施例により形成された半
導体装置の要部の平面図および第１図（ａ）のＡ−Ａ’
線に沿った縦断面図である。
第１［１（ａ）、（ｂ）において、ボンディングワイヤ
１０はボンディング領域１１において第２の配線層１２
に接続し、第２の絶縁膜１３に設けられた第１の開孔１
４を通して第１の配線層１５に接続する。第２の配線層
はボンディングワイヤをマスクにして自己整合的にエツ
チング形成されるため、基板との間の寄生容量が大幅に
減少する。
第２図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めに工程順に示した半導体素子の縦断面図である。まず
第２図（ａ）に示すように、第１の絶縁膜２０を有する
半導体基板２１上に第１の配線層２２、第２の絶縁膜２
３、第２の配線層２４、第３の絶縁膜２５を順次バター
ニング形成したところの断面図である。本実施例では半
導体基板はシリコンである。第１の配線層、第２の配線
層は例えばアルミニウムでよく、また、第１゜第２．第
３の絶縁膜は酸化シリコン、窒化シリコン、シリカガラ
ス等、後述するアルミニウムのエツチングの際のマスク
となる材料を用いる。以上の工程は通常行われている２
層配線のプロススを用いることができる。
次に、第２図（ｂ）に示すように、第３の絶縁膜に設け
られた第２の開孔２６により露出した第２の配線層２４
にボンディングワイヤ２７をボンディング接続する。ボ
ンディングワイヤ２７はアルミニウム、金、銅でよく、
ボンディング手法はアルミニウムの場合超音波圧着法、
金ワイヤの場合は熱圧着法、ポールボンディング法等一
般に用いられている手法を利用してよい、但しボンディ
ング位置は第２の絶縁膜に設けられた第１の開孔２８が
ボンディング接続領域２９内に含まれる必要がある。
次に、第２図（Ｃ）に示すように、ボンディング接続領
域以外で第２の開孔２６により露出した第２の配線層２
４をエツチング除去する。
エツチングにはたとえばリン酸、硝酸、酢酸が１６：２
：１の容積比の混液を用いればよい。
４０℃に加熱した混液で２０００人／分のエツチングレ
ートが得られる。エツチングによりボンディング接続領
域に隣接した第２の配線層が除去されるため、対シリコ
ン基板間寄生容量が削減できる。
例えば、１００μｍＸ１００μｍの大きさの第２の配線
層に、ボンディングにより５０μｍ中のボンディング領
域が形成される場合、本発明を用いれば、対シリコン基
板間寄生容量を１１５程度に削減できる。
第３図は本発明の第２の実施例の平面図で、大電流を要
するパッドに適用した例である。本実施例においては寄
生容量は先の実施例はど重要でなく、大電流を流せる構
造が重要である。本実施例では第１の開孔３０を十字に
長く設けてあり、ボンディング接続領域は必ずしも第１
の開孔全体を含まない。本実施例により、ボンディング
領域は多少の位置ずれを生じても広い開孔領域を含み、
大電流を流すことができる。
また、板状のワイヤを圧着して第１の開孔を充分に覆う
方法もある。
第４図は本発明の第３の実施例の平面図である。第１の
開孔４０が４ケ所に設けられており、大きなボンディン
グ位置ずれにも対応できる。第１の開孔の数と位置は、
装置により実用上起こり得る任意のボンディング位置に
おいても、その場合のボンディング接続領域内に第１の
開孔が含まれる様に設定する。
〔発明の効果〕
以上説明したように本発明は、信号を、ボンディング接
触領域内に設けられた開孔を介して下層配線に伝達し、
ボンディング接触領域以外のボンディングパッド配線層
をエツチング除去することにより、ボンディングの自動
化ができ、その上ボンディングパッド配線層の寄生容量
を低減できる効果がある。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の第１の実施例により形
成された半導体素子の平面図および第１図（ａ）のＡ−
Ａ’線線断断面図第２図（ａ）〜（Ｃ）は本発明の一実
施例を説明するために工程順に示した半導体素子の縦断
面図、第３図は本発明の第２の実施例を説明するための
半導体素子の平面図、第４図は本発明の第３の実施例を
説明するための半導体素子の平面図である。 １０．２７・・・ボンディングワイヤ、１１．２９・・
・ボンディング接続領域、１２．２４・・・第２の配線
層、１３．２３・・・第２の絶縁膜、１４，２８゜３０
．４０・・・第１の開孔、１５．２２・・・第１の配線
層、１６．２１・・・半導体基板、１７．２０・・・第
１の絶縁膜、１８．２５・・・第３の絶縁膜、１つ。 ２６・・・第２の開孔。

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板の一主面上に形成された第１の絶縁膜上に
    所定のパターンを有する第１の配線層を形成する工程と
    、該第１の配線層を覆う第２の絶縁膜を形成し、該絶縁
    膜に前記第１の配線層に達する第１の開孔を設ける工程
    と、前記開孔を通して第１の配線層と接続し少なくとも
    ワイヤボンディングを行うためのボンディングパッド領
    域を有する第２の配線層を形成する工程と、該第２の配
    線層を覆う第３の絶縁膜を形成する工程と、該第３の絶
    縁膜の前記ボンディングパット領域内に入るよう第２の
    開孔を設け第２の配線層のボンディング領域を露出させ
    る工程と、露出された前記ボンディング領域の一部にワ
    イヤボンディングする工程と、前記第３の絶縁膜および
    接続領域のボンディングワイヤをマスクとして開孔部内
    のボンディングワイヤとの接続領域以外の露出した第２
    の配線層をエッチング除去する工程とを含むことを特徴
    とする半導体装置の製造方法。
JP62252052A 1987-10-05 1987-10-05 半導体装置の製造方法 Granted JPH0193133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62252052A JPH0193133A (ja) 1987-10-05 1987-10-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62252052A JPH0193133A (ja) 1987-10-05 1987-10-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0193133A true JPH0193133A (ja) 1989-04-12
JPH0580145B2 JPH0580145B2 (ja) 1993-11-08

Family

ID=17231897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62252052A Granted JPH0193133A (ja) 1987-10-05 1987-10-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0193133A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254137A (ja) * 1990-03-05 1991-11-13 Toshiba Corp 半導体集積回路装置
US5449841A (en) * 1993-12-13 1995-09-12 Imperial Chemical Industries Plc Process for purifying polyols

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254137A (ja) * 1990-03-05 1991-11-13 Toshiba Corp 半導体集積回路装置
US5449841A (en) * 1993-12-13 1995-09-12 Imperial Chemical Industries Plc Process for purifying polyols

Also Published As

Publication number Publication date
JPH0580145B2 (ja) 1993-11-08

Similar Documents

Publication Publication Date Title
EP0168815B1 (en) Process for fabricating three-dimensional semiconductor device
US6492195B2 (en) Method of thinning a semiconductor substrate using a perforated support substrate
JPH01315163A (ja) 半導体集積回路装置の製造方法
JPH053133B2 (ja)
JPH0193133A (ja) 半導体装置の製造方法
CN214625025U (zh) 芯片和半导体封装器件
JPS5833853A (ja) 半導体装置の製造方法
JPH0465540B2 (ja)
JPS63204745A (ja) 半導体装置の製造方法
JPS6380543A (ja) 集積回路装置
JPH04307737A (ja) 半導体装置の製造方法
JPS59152643A (ja) 配線形成方法
JPH03156959A (ja) 半導体装置の製造方法
JPS63284861A (ja) 半導体装置の製造方法
JPH0158865B2 (ja)
JPH03174731A (ja) 集積回路装置用バンプ電極およびその製造方法
JPS62150847A (ja) 配線接続方法
JPH02164039A (ja) 半導体装置の製造方法
JPS63207180A (ja) 半導体装置
JPH0250431A (ja) 半導体集積回路装置
JPS63276237A (ja) 基板へのｉｃボンディング方法
JPS6215835A (ja) 半導体装置の製造方法
JPS61294827A (ja) 半導体装置の製造方法
JPS59155947A (ja) 多層配線方法
JPS62194629A (ja) 半導体装置およびその製造方法