JPH0193148A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0193148A
JPH0193148A JP25205487A JP25205487A JPH0193148A JP H0193148 A JPH0193148 A JP H0193148A JP 25205487 A JP25205487 A JP 25205487A JP 25205487 A JP25205487 A JP 25205487A JP H0193148 A JPH0193148 A JP H0193148A
Authority
JP
Japan
Prior art keywords
wirings
insulating film
wiring
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25205487A
Other languages
English (en)
Inventor
Takashi Inaba
稲葉 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25205487A priority Critical patent/JPH0193148A/ja
Publication of JPH0193148A publication Critical patent/JPH0193148A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に配線の平担
化に関する。
〔従来の技術〕
従来の技術について第4図を用いて説明する。
半導体装置の配線の多層化にともない、配線の平担化が
要望されており、表面の平担化は従来は、例えば、配線
1を形成した後に1絶縁膜3を成長する0次に、絶縁膜
3の上に、シリコン化合物や有機材料などの物質6を塗
布し、さらに、その上に絶縁膜5を成長し、配線によっ
て出来た段差を軽減していた。
〔発明が解決しようとする問題点〕
上述した従来の平担化法では配線部の段差が完全には平
担化されないという欠点かある。
また、平担化のために塗布したシリコン化合物や有機材
料などの物質が配線材料と反応したり、吸水性があるた
め(、製品の信頼性に悪影響を及ぼしたりする欠点があ
った。
さらに、絶縁膜を一様に成長するために、絶縁膜の応力
によって、アルミニウム配線の一部が欠損するという欠
点を持っている。
本発明の目的は、平担化のための材料が配線材料と反応
したり、吸水性のために裏品の信頼性を落したシするこ
とがなく、また絶縁膜の応力による配線の一部の欠損の
発生という問題も表<、配線部の段差をほぼ完全に平担
化することができる半導体装置の製造方法を提供するこ
とKある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体素子の形成さ
れた半導体基板上に絶縁膜を介して配線を形成する半導
体装置の製造方法において、JAR機能上必要とする配
線の形成と同時に、配線相互間の間隔が#1ぼ等間隔に
なるように装置機能上必要としない配線を形成する工程
と、前記配線の形成された表面に絶縁膜を成長し、その
絶縁膜を異方性エツチングにより配線上の厚さ分だけエ
ツチングする工程と、前記絶縁膜の成長およびエツチン
グの工程を1回乃至複数回hυ返し行う工程と、絶縁膜
を形成する工程とを含んで構成される。
なお、成長する絶縁膜としてはカバレージのよい絶縁膜
用い、エツチングは出来る限り垂直方向のみにエツチン
グが進む異方性エツチングを用いることが望ましい。
〔実施例〕
次に1本発明について図面を参照しながら説明する。
第1図は本発明の一実施例により形成された配線部の断
面図である。1は幅2μm、厚さ1μmの配線である。
2はここでは装置機能上必要としない配線部分(以下こ
れを疑似配線と称する)である、カバレージの良い絶縁
膜3を配線上に成長することと、垂直方向にのみエツチ
ングが進行するように、異方性エツチング(以下RIE
と籾する)Kよって、成長した膜を配線上の厚さの分だ
けエツチングすることを2回繰り返し、配線によって出
来た段差を平担化した上に1絶縁膜5を成長したもので
ある。
次に、本発明の一実施例について図面を参照して説明す
る。
第2図(a)〜(f)は本発明の一実施例を説明するた
ために工程順に示した半導体素子の配線部の断面図であ
る。
まず、第2図(1)に示すように、基板上に配線1を形
成する時に、疑似配線2を入れて形成し、配線相互の間
隔が、どの部分でも等間隔になるように形成する。配線
相互の間隔はここでは2μmである。
次に、第1図缶)に示すように、配線1.2を形成した
表面に絶縁膜3をα5μm成長する。
次に、゛第1図(e)に示すように、垂直方向にのみエ
ツチングが進行するようKRIEによりて絶縁膜3の配
線上の厚さ分のα5μmをエツチングする。しかるとき
は配線の側壁に絶縁膜3を残すことができる。
次に、第1図(d)に示すように、再び絶縁膜4をα5
11m成長する。しかるときは配線間の2μmの間隙は
絶縁膜で塞がシ表面もほぼ平担となる。
次に、第1図(・)に示すように、垂直方向にのみエツ
チングが進行するようにRIEによって、絶縁膜4の配
線上の厚さα5μmをエツチングすると、配線によって
出来た段差が平担化される。最初に擬似配線2を形成し
て、配線相互の間隔を等間隔にしであることによって、
配線のある部分全体が、同時に平担化される。
次に、絶縁膜5をα5μm成長すると配線間が絶縁膜で
被覆され、しかも絶縁膜の表面が平担化された層間膜5
が得られる。
上述した内容について、第1図(a)の状態での配線相
互の間隔が、3μmである場合には絶縁膜を0.5μm
成長することと、垂直方向にのみ、エツチングが進行す
るように、RIEによって、成長した絶縁膜を、配線上
の厚さ分だけエツチングすることを3回繰り返せば段差
は平担化される。
また、絶縁膜の厚さを変えることKよシ、絶縁膜の成長
と、垂直方向にのみ、エツチングが進行するようにRI
Eを行うこと、の回数を制御することが出来る。
さら忙、絶縁膜の成長とRIEを、複数回繰シ返す場合
において、一種類の絶縁膜の成長と、肌を繰り返して、
段差を平担化することが出来る。
また、絶縁膜の成長と、RIEを複数回繰り返す場合に
、配線材料と反応しない絶縁膜の間に1配線材料と反応
しやすいような材料を用いることも出来るので、平担化
のために使える膜の種類を多く出来る。
第3図は本発明の他の実施例を説明するための一工程に
於ける断面図である。配線を製作する段階で、配線間隔
が大きい場合、疑似配線2を等間隔に入れるかわりに幅
の広い疑似配線2を入れたものである。
この後、第1の実施例と同様に1カバレージの良い絶縁
膜の成長と垂直方向にのみ、エツチングが進行するよう
な、RIEによるエツチングを1回から複数回繰シ返す
ことKよって第1の実施例と同様の半導体装置を得るこ
とができる。
〔発明の効果〕
以上説明したように本発明は、装置機能上必要とする配
線を形成する時に1装置機能上必要としない配線も、同
時に形成することによって、配線相互の間隔がどの部分
でも、はぼ等間隔になるように1配線を形成した上で、
カバレージの良い絶縁膜を成長することと、垂直方向に
のみエツチングが進行するRIEにより、成長した絶縁
膜を配線上の厚さの分だけ、絶縁膜をエツチングするこ
とを1回から複数回繰り返すことによって、配線部の段
差を平担化出来る効果がある。
さらに、シリコン化合物も有機材料などの物質を使用し
ないため、それらの物質が配線材料と反応したり、吸水
性を持つために、製品の信頼性に悪影響を及はすという
ことを回避できる。
また、絶縁膜を配線の側面にのみ、残すようにエツチン
グすることによって、絶縁膜を分割できるので、膜の応
力によって、アルミニウム配線の一部が欠損する、とい
うことを避けられる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例により形成された半導体装置
の配線部の断面図、第2図(a)〜(f)は本発明の一
実施例を説明するために工程順に示した半導体素子の配
線部の断面図、第3図は本発明の他の実施例を説明する
ための半導体素子の一部工程の断面図、第4図は従来の
半導体装置の製造方法を説明するための従来の半導体素
子の配線部の一部工程の断面図である。 1・・・・・・配線、2・・・・・・装置機能上、必要
としない配線、3・・・・・・絶縁膜、4・・・・・・
絶縁膜、5・・・・・・絶縁膜、6・・・・・・シリコ
ン化合物や有機材料などの物質。

Claims (1)

    【特許請求の範囲】
  1.  半導体素子の形成された半導体基板上に絶縁膜を介し
    て配線を形成する半導体装置の製造方法において、装置
    機能上必要とする配線の形成と同時に配線相互間の間隔
    がほぼ等間隔になるように装置機能上必要としない配線
    を形成する工程と、前記配線の形成された表面に絶縁膜
    を成長し、該絶縁膜を異方性エッチングにより配線上の
    厚さ分だけエッチングする工程と、前記絶縁膜の成長お
    よびエッチングの工程を1回乃至複数回繰り返し行う工
    程と、絶縁膜を形成する工程とを含むことを特徴とする
    半導体装置の製造方法。
JP25205487A 1987-10-05 1987-10-05 半導体装置の製造方法 Pending JPH0193148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25205487A JPH0193148A (ja) 1987-10-05 1987-10-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25205487A JPH0193148A (ja) 1987-10-05 1987-10-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0193148A true JPH0193148A (ja) 1989-04-12

Family

ID=17231924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25205487A Pending JPH0193148A (ja) 1987-10-05 1987-10-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0193148A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143845A (en) * 1981-02-27 1982-09-06 Fujitsu Ltd Formation of multi-layer wiring composition
JPS62194628A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6473744A (en) * 1987-09-16 1989-03-20 Matsushita Electric Industrial Co Ltd Manufacture of semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143845A (en) * 1981-02-27 1982-09-06 Fujitsu Ltd Formation of multi-layer wiring composition
JPS62194628A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6473744A (en) * 1987-09-16 1989-03-20 Matsushita Electric Industrial Co Ltd Manufacture of semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
JPH04253322A (ja) 3つのレジスト層を利用した平坦化方法
JPH0193148A (ja) 半導体装置の製造方法
JPS61256649A (ja) 素子分離領域の形成方法
JPH0410222B2 (ja)
JPH02113548A (ja) 半導体装置
JPS60121737A (ja) 半導体装置の素子分離方法
JP2595949B2 (ja) 半導体装置の製造方法
JPH02271617A (ja) 半導体集積回路の製造方法
JPH0422021B2 (ja)
JPH03293728A (ja) 半導体装置
GB2290906A (en) Method for the fabrication of a semiconductor device
JPH03252136A (ja) 半導体装置の製造方法
JPS5851534A (ja) 半導体装置の製造法
JPS62217629A (ja) 半導体装置
JPS63281441A (ja) 半導体装置及びその製造方法
JPS62235749A (ja) 半導体装置の製造方法
JPH03165050A (ja) 半導体装置の製造方法
JPS62108537A (ja) 半導体集積回路装置
JPH02209747A (ja) 半導体装置の製造方法
JPS62102516A (ja) 薄膜半導体層の製造方法
JPS62150853A (ja) 配線パタ−ン形成方法
JPS618953A (ja) 半導体装置の製造方法
JPH01215011A (ja) 半導体再結晶化処理用基板及びその製造方法
JPH02105552A (ja) 半導体装置の製造方法