JPH0534698B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムにおける中央処理装
置に関し、特に複数の実行レベルを持つことによ
つてオペレーテイングシステムの管理のもとに複
数の処理プログラムの実行を行う情報処理システ
ムにおける中央処理装置内の例外検出装置に関す
る。

〔従来の技術〕

レベル０からレベルｎ−１までのｎ種の実行レ
ベルを持つ中央処理装置では、たとえば、レベル
０を特権レベルとしてオペレーテイングシステム
を割当て、レベルｎ−１でユーザーの処理プログ
ラムが実行される。実行レベルごとにスタツクポ
インタを持ち独自のスタツク領域を持つことによ
り、レベルｎ−１での処理プログラムでスタツク
領域が不足した場合も、レベル０のオペレーテイ
ングシステムの実行に支障がない。また、一般に
実行レベルが数的に小さい程特権性が強い。特権
性が強い程中央処理装置や周辺装置に対する操作
がより広範に行える。レベル０のオペレーテイン
グシステムでは中央処理装置や周辺装置に対する
すべての操作を許し、レベルｎ−１のユーザーの
処理プログラムではプログラム実行に最低限度の
操作しか許さない。ユーザーの処理プログラムに
許されていない操作についてはオペレーテイング
システムに依頼することによつて不用意な操作を
防いでいる。複数のユーザー処理プログラムを実
行する情報処理装置では、オペレーテイングシス
テムは複雑になり、さらに細い実行レベルの区分
が必要となる。たとえば、ユーザー処理プログラ
ムの実行、ユーザー処理プログラムの原始プログ
ラムを処理する言語処理系、ソートやマージなど
の汎用のオペレーテイングシステムサービスルー
チン、オペレーテイングシステムのフアイル管
理、複数のユーザー処理プログラムのスケジユー
リングを行うオペレーテイングシステムのスケジ
ユールなどのような階層にかれる。階層ごとに異
なる実行レベルを与えることにより特権性の強い
上位の階層は、下位の階層の影響を受けないよう
にでき、中央処理装置や周辺装置に対する操作も
細分化できる。ある実行レベルｌ１のプログラム
が上位の実行レベルｌ２のプログラムに対し処理
を依頼する場合には、実行レベル変更命令が使用
される。実行レベル変更命令は、呼び出し先レベ
ルｌ２の値と依頼する処理を指定するパラメタＰ
とをオペランドとして持つ。この実行レベル変更
命令が実行されると呼び出し先レベルｌ２に対応
するスタツク上に処理終了後のレベルｌ１へのプ
ログラムの戻り先と呼び出した側の実行レベルｌ
１と条件フラグなどの状態を示す情報と処理の種
類を示すパラメタＰの値が積まれてレベルｌ２の
実行レベル変更命令処理プログラムが起動され
る。実行レベル変更命令処理プログラムは、スタ
ツク上のパラメタＰに応じた処理を行う。

〔発明が解決しようとする問題点〕

上述した従来の中央処理装置では多くの実行レ
ベルに対応して各実行レベルlxごとにレベルlxへ
の実行レベルの処理を依頼する変更命令の処理プ
ログラムを必要とする。すなわち、ある実行レベ
ルを使用しないような場合にもプログラム誤りに
よりそのレベルへの実行レベル変更命令が行われ
る可能性があるためである。そのため使用されな
い実行レベルについてもスタツク領域と処理プロ
グラムを必要とする欠点がある。また、ユーザー
の処理プログラムごとに使用可能な実行レベルを
制限するためには各実行レベルの実行レベル変更
命令処理プログラムがスタツク上の呼び出し側実
行レベルを調べた上で処理を要求したユーザーの
処理プログラムの要求が妥当かどうかをチエツク
する必要がある。このチエツクにより実行レベル
変更命令が妥当ではないと判定された場合には、
オペレーテイングシステムの例外処理プログラム
に分岐する。実行レベル変更命令処理プログラム
の先頭において毎回チエツクを行うために処理速
度の低下が大きいという欠点がある。

上述した従来の中央処理装置に対して、本発明
は、ユーザーの処理プログラムごとに使用可能な
実行レベルを示す許容実行レベルのデータを用意
し、あるユーザー処理プログラムの実行中は、レ
ジスタ上に許容実行レベルを保持することにより
実行レベル変更時にハードウエアで新らしい実行
レベルの妥当性をチエツクするという相違点を有
する。

〔問題点を解決するための手段〕

本発明の特徴は、レベル０からレベルｎ−１
（ｎは整数）までのｎ種の実行レベルをもち、前
記レベル０をオペレーテイングシステムに、前記
レベルｎ−１をユーザ処理プログラムにそれぞれ
割当て、例外通知が発生すると前記オペレーテイ
ングシステムの管理下で前記例外の種類に応じた
例外処理プログラムを起動する情報処理システム
の実行レベル例外の検出装置において、実行レベ
ル変更命令により設定された前記ユーザ処理プロ
グラムの前記実行レベルを保持する実行レベルレ
ジスタと、この実行レベルレジスタが前記例外通
知により前記レベル０に設定されたとき、前記ユ
ーザ処理プログラムごとに用意された使用可能な
前記ｎ種の許容実行レベルが設定され、この許容
実行レベルを保持する許容実行レベルレジスタ
と、前記実行レベルの変更時に、前記許容実行レ
ベルレジスタに保持された前記許容実行レベルの
ビツト位置を示す値と前記実行レベルレジスタに
保持された前記実行レベルの値とをそれぞれ入力
とするｎ個の論理積の論理和からなる組み合わせ
回路を含む実行レベル判定回路とを有し、前記組
合せ回路の一致信号により前記例外通知を発生す
ることにある。

〔実施例〕

次に本発明について図面を参照して説明する。
以後の説明ではレベル０から３までの４種の実行
レベルを持つ場合について述べる。

第１図は本発明の実行レベル例外の検出装置を
用いた中央処理装置の一実施例を示すブロツク図
である。１は主記憶制御回路、２は命令デコー
ダ、３はレジスタ群、４は演算回路、５は制御回
路、６は実行レベルを保持するレジスタ、７は許
容実行レベルレジスタ、８は実行レベル判定回
路、１０１は実行レベル例外通知信号、１０２は
リセツトや割込みなどの例外通知信号、５０は本
発明の実行レベル例外の検出装置である。

主記憶制御回路１は、制御回路５の要求を受け
て命令の読み込みやデータの読み書きを行う。命
令デコーダ１０２は、命令をデコードし、制御回
路５にデコード済命令情報を渡す。制御回路５
は、命令デコーダ２からの情報をもとに汎用レジ
スタ３、演算回路４、主記憶制御回路１を制御し
て命令の実行を行うほかに、実行レベル例外通知
信号１０１や、例外通知信号１０２によつて例外
発生が通知されると実行レベルレジスタ６をレベ
ル０にして例外の種類に応じた例外処理プログラ
ムを起動する。許容実行レベルレジスタ７は、レ
ベル０のときのみで設定可能なレジスタであり、
設定命令の実行による設定の他にユーザーの処理
プログラムをオペレーテイングシステムが切り替
える際に汎用レジスタ等と共に新らたなユーザー
処理プログラムでの値が設定される。

本実施例における実行レベル変更命令の実行で
は、まず、新らしい実行レベルが実行レベルレジ
スタ６に設定され、戻り先のプログラムカウンタ
値と旧実行レベル等が新らしい実行レベルに対応
するスタツクに積まれて新らしいレベルに対応す
る実行レベル変更命令処理プログラムが起動され
る。この実行過程のうち新らしい実行レベルが実
行レベルレジスタ６に設定されるとき、実行レベ
ル判定回路８によつて実行レベル１０３に対応し
た許容実行レベルレジスタ７のビツト位置（１０
４）がチエツクされ、対応するビツトの値が０の
ときには、実行レベル例外通知信号１０１が
“１”となり、制御回路５に例外発生を通知する。
すなわち、許容実行レベルレジスタ７のビツトの
値が“１”であるビツト位置に対応する実行レベ
ルのみがユーザー処理プログラムに許された実行
レベルである。例えば、本実施例で許容実行レベ
ルレジスタのビツト位置３、１、０のビツトの値
が“１”、ビツト位置２のビツト値が“０”場合
は、許される実行レベルは３、１、０となる。

第２図は実行レベル判定回路８を詳細に示した
ブロツク図である。８１はデコーダであり、実行
レベル１０３に対応した出力L0〜L3のうちのひ
とつの出力が“１”となる。第３図は、デコーダ
８１の真理値表を示す。８２から８５はNAND
ゲートであり、実行レベル１０３に対応する許容
レベル１０４のビツト値が“０”の時には出力が
“１”となる。実行レベル１０３に対応しない
NANDゲートは、デコーダ８１の出力が“０”
であるため“１”を出力する。すなわち、実行レ
ベル１０３に対応する許容レベル１０４のビツト
値が“０”のとき８２から８５のすべての
NANDゲートの出力“１”となる。その時に
ANDゲート８６の出力が“１”となり、実行レ
ベル例外通知信号１０１として制御回路５に例外
発生が通知される。

本実施例では許容実行レベルレジスタ７に専用
のレジスタを割り当てているが、ユーザー処理プ
ログラムに対応して切替られる他のレジスタの一
部フイールドを許容実行レベルを保持するために
使用することもできる。

第４図は本発明の第２の実施例を示すブロツク
図であり、第１の実施例と同じ中央署装置におい
て、本発明による実行レベル判定回路をプログラ
ムデバグ回路として使用したものである。１０３
は実行レベル、７−１はリード許容実行レベルレ
ジスタ、７−２はライト許容実行レベルレジス
タ、８−１，８−２は第２図と同じ実行レベル判
定回路、１０５は主記憶装置へのデータ・リード
アクセス信号、１０６は同じくライトアクセス信
号、１０１は第１実施例と同様に中央処理装置の
制御回路５への例外通知信号である。８７，８８
はANDゲート、８９はORゲートである。

第４図のプログラムデバグ回路の動きは第１図
に示した実行レベル例外の通知と同様であるが第
１図の回路では実行レベル例外の発生が実行レベ
ルの変更により直ちに起こるのに対して、実行レ
ベル変更後に新実行レベルに対応するリード／ラ
イト許容実行レベルレジスタ７−１，７−２の対
応するビツトが“０”のときにデータリード／ラ
イトが発生した時点で例外通知信号１０１が
“１”となる。例えば、実行レベル１０３がレベ
ル２でありリード許容実行レベルレジスタ７−１
のビツト位置２のビツト値が“０”のとき実行レ
ベル判定回路８−１の出力は“１”となる。この
時、プログラムがオペランドリードを行うと、オ
ペランドリードアクセス信号１０５が“１”とな
り、ANDゲート８７の出力が“１”となり、OR
ゲート８９の出力が“１”となる。例外通知信号
１０１により制御回路５への例外発生が通知され
ると制御回路５はプログラムデバグを行う例外処
理プログラムを起動する。

従来の情報処理装置ではあらかじめデバグ対象
アドレスを設定しておき、中央処理装置の出力す
るアドレスが設定値と一致したときにデバク用の
例外を発生する方式が用いられている。またこの
従来の方式においてデバグ対象のアドレスの設定
の他にデバグ対象のアクセスの種類（リード、ラ
イトなど）を設定することによりアドレスとアク
セスの種類が一致した時にデバグ用の例外を発生
させる方式も用いられている。第４図に示した第
２の実施例において１０５，１０６のオペランド
リード／ライト信号の代わりに従来方式のアドレ
スとアクセスの一致検出信号を用いることにより
従来方式に加えて特定実行レベルでのアクセスを
検出することができる。この場合にもリード／ラ
イト許容実行レベルレジスタ７−１，７−２の値
をすべての“０”とすることにより実行レベル判
定回路８−１，８−２の出力は“１”となるため
従来方式のデバグ例外としても使用できる。

〔発明の効果〕

以上説明したように本発明を用いた中央処理装
置では、様々な利用に応じた様々なユーザ処理プ
ログラムに対応するために多数の実行レベルをも
つ構造になつており、中央処理装置全体の動作
は、最も高い優先順位で動作するオペレーテイン
グシステムの管理のもとで、ユーザ処理プログラ
ムごとに必要な実行レベルを複数使用しながら処
理を進める。これらの各ユーザ処理プログラムの
実行開始時において、オペレーテイングシステム
が本発明の許容実行レベルレジスタに対して、ユ
ーザ処理プログラムが正常動作時にとりうる実行
レベルのみ実行を許可するように実行レベルを設
定する。また、ユーザ処理プログラムの誤動作に
より、不正な実行レベルへの実行レベル変更が発
生すると、本発明の実行レベル例外の検出装置は
直接、高速にオペレーテイングシステムに対して
例外を通知できる。

従つて、このように本発明を用いれば、きめ細
かく許容実行レベルを指定できるとともに、簡単
なハードウエアで、高速に不正実行レベルを検出
できるので、通常の正常動作時における実行レベ
ルの例外チエツクのオーバーヘツドの削減と、実
行レベル例外に関するデバツク効果を向上させる
効果がある。

【図面の簡単な説明】

第１図は本発明の実行レベル例外の検出装置の
第１の実施例を用いた中央処理装置のブロツク
図、第２図は第１図に示す実行レベル判定回路８
の構成例を示す図、第３図は第２図に示す実行レ
ベル判定回路のデコーダ８１の真理値表を示す
図、第４図は本発明の第２の実施例を示すブロツ
ク図である。 １は主記憶制御回路、２は命令デコーダ、３は
レジスタ群、４は演算回路、５は制御回路、６は
実行レベルレジスタ、７，７−１，７−２は許容
レベルレジスタ、８，８−１，８−２は実行レベ
ル判定回路。

Claims (1)

【特許請求の範囲】
1. １ レベル０からレベルｎ−１（ｎは整数）まで
   のｎ種の実行レベルをもち、前記レベル０をオペ
   レーテイングシステムに、前記レベルｎ−１をユ
   ーザ処理プログラムにそれぞれ割当て、例外通知
   が発生すると前記オペレーテイングシステムの管
   理下で前記例外の種類に応じた例外処理プログラ
   ムを起動する情報処理システムの実行レベル例外
   の検出装置において、実行レベル変更命令により
   設定された前記ユーザ処理プログラムの前記実行
   レベルを保持する実行レベルレジスタと、この実
   行レベルレジスタが前記例外通知により前記レベ
   ル０に設定されたとき、前記ユーザ処理プログラ
   ムごとに用意された使用可能な前記ｎ種の許容実
   行レベルが設定され、この許容実行レベルを保持
   する許容実行レベルレジスタと、前記実行レベル
   の変更時に、前記許容実行レベルレジスタに保持
   された前記許容実行レベルのビツト位置を示す値
   と前記実行レベルレジスタに保持された前記実行
   レベルの値とをそれぞれ入力とするｎ個の論理積
   の論理和からなる組み合せ回路を含む実行レベル
   判定回路とを有し、前記組合せ回路の一致信号に
   より前記例外通知を発生することを特徴とする実
   行レベル例外の検出装置。