JPH04250618A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04250618A JPH04250618A JP2388491A JP2388491A JPH04250618A JP H04250618 A JPH04250618 A JP H04250618A JP 2388491 A JP2388491 A JP 2388491A JP 2388491 A JP2388491 A JP 2388491A JP H04250618 A JPH04250618 A JP H04250618A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- film
- mask pattern
- metal film
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 41
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体装置の表面にパッシベーション膜と、
このパッシベーション膜から露出される電極パッドを形
成する方法に関する。
関し、特に半導体装置の表面にパッシベーション膜と、
このパッシベーション膜から露出される電極パッドを形
成する方法に関する。
【０００２】
【従来の技術】従来、パッシベーション膜及び電極パッ
ドを有する半導体装置の製造方法として、例えば図３Ａ
に示すように、シリコン基板上１にアルミニウム膜２を
スパッタ法等により形成し、フォトレジストで所望する
パターン形状の最上層配線４及び入出力端子である電極
パッド部５のマスクパターン３Ａを形成する。次いで、
図３Ｂのようにこのマスクパターン３Ａを利用して反応
性イオンエッチング等でアルミニウム膜２をエッチング
して、最上層配線４と電極パッド部５を同時に形成した
後、図３Ｃのようにパッシベーション膜としてプラズマ
ＣＶＤ法等によりシリコン窒化膜６を被覆する。次に、
図３Ｄのようにフォトレジストによるマスクパターン３
Ｂを形成し、これを利用してシリコン窒化膜６をエッチ
ングし、電極パッド部５のみを開孔する。更に、図３Ｅ
のように上層のパッシベーション膜としてポリイミド膜
７を被覆し、図３Ｆのようにフォトレジストのマスクパ
ターン３Ｃを形成した後、図３Ｇのようにテトラメチル
アンモニウムハイドロオキサイド（ＴＭＡＨ）を用いて
ポリイミド膜７を選択エッチングし、電極パッド部５の
みを開孔してこの開孔内に電極パッド部５を露出させて
いる。
ドを有する半導体装置の製造方法として、例えば図３Ａ
に示すように、シリコン基板上１にアルミニウム膜２を
スパッタ法等により形成し、フォトレジストで所望する
パターン形状の最上層配線４及び入出力端子である電極
パッド部５のマスクパターン３Ａを形成する。次いで、
図３Ｂのようにこのマスクパターン３Ａを利用して反応
性イオンエッチング等でアルミニウム膜２をエッチング
して、最上層配線４と電極パッド部５を同時に形成した
後、図３Ｃのようにパッシベーション膜としてプラズマ
ＣＶＤ法等によりシリコン窒化膜６を被覆する。次に、
図３Ｄのようにフォトレジストによるマスクパターン３
Ｂを形成し、これを利用してシリコン窒化膜６をエッチ
ングし、電極パッド部５のみを開孔する。更に、図３Ｅ
のように上層のパッシベーション膜としてポリイミド膜
７を被覆し、図３Ｆのようにフォトレジストのマスクパ
ターン３Ｃを形成した後、図３Ｇのようにテトラメチル
アンモニウムハイドロオキサイド（ＴＭＡＨ）を用いて
ポリイミド膜７を選択エッチングし、電極パッド部５の
みを開孔してこの開孔内に電極パッド部５を露出させて
いる。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、フォトレジストによるマスクパタ
ーンの形成及びこれを利用したエッチング工程が夫々３
回必要とされるため、製造工程が多くかつ複雑になると
いう問題がある。このため、近年では簡便にパターニン
グできるように感光性のポリイミドも開発されてはいる
が、半導体装置封止用樹脂との密差性や耐湿性等の面で
劣っている。又、パッシベーション膜として耐湿性に優
れているプラズマＣＶＤ法によるシリコン窒化膜は１〜
９×１０９ ｄｙｎ ・ｃｍ−２の圧縮応力を持ってい
るため、図３Ｄのようにシリコン窒化膜６の薄膜状態で
の開孔を行うと、この開孔部で応力バランスが崩れシリ
コン窒化膜６にクラック８が発生するという問題がある
。同様に、ポリイミド膜７に対する開孔においても、ポ
リイミド膜７を選択エッチングすることでその開孔部に
クラック８が発生し易いという問題がある。更に、非感
光性のポリイミドを使用するときには、その開孔に際し
てヒドラジン等の危険性の高い薬液が必要となり、安全
のための装置を設けなければならないという問題もある
。本発明の目的は製造工程数を低減するとともにパッシ
ベーション膜におけるクラックの発生を防止した製造方
法を提供することにある。
装置の製造方法では、フォトレジストによるマスクパタ
ーンの形成及びこれを利用したエッチング工程が夫々３
回必要とされるため、製造工程が多くかつ複雑になると
いう問題がある。このため、近年では簡便にパターニン
グできるように感光性のポリイミドも開発されてはいる
が、半導体装置封止用樹脂との密差性や耐湿性等の面で
劣っている。又、パッシベーション膜として耐湿性に優
れているプラズマＣＶＤ法によるシリコン窒化膜は１〜
９×１０９ ｄｙｎ ・ｃｍ−２の圧縮応力を持ってい
るため、図３Ｄのようにシリコン窒化膜６の薄膜状態で
の開孔を行うと、この開孔部で応力バランスが崩れシリ
コン窒化膜６にクラック８が発生するという問題がある
。同様に、ポリイミド膜７に対する開孔においても、ポ
リイミド膜７を選択エッチングすることでその開孔部に
クラック８が発生し易いという問題がある。更に、非感
光性のポリイミドを使用するときには、その開孔に際し
てヒドラジン等の危険性の高い薬液が必要となり、安全
のための装置を設けなければならないという問題もある
。本発明の目的は製造工程数を低減するとともにパッシ
ベーション膜におけるクラックの発生を防止した製造方
法を提供することにある。
【０００４】
【課題を解決するための手段】本発明の製造方法は、半
導体素子を含む電子回路を形成した半導体基板上に金属
膜を形成する工程と、この金属膜上に電極パッド部のマ
スクパターンを形成する工程と、このマスクパターンで
金属膜の上層部を選択的にエッチング除去する工程と、
金属膜上に配線及び電極パッド部のマスクパターンを形
成する工程と、このマスクパターンで金属膜の下層部を
選択的にエッチング除去して配線及び電極パッドを形成
する工程と、全面にパッシベーション膜を被覆する工程
と、このパッシベーション膜をエッチングバックして電
極パッド部のみを露出させる工程を含んでいる。
導体素子を含む電子回路を形成した半導体基板上に金属
膜を形成する工程と、この金属膜上に電極パッド部のマ
スクパターンを形成する工程と、このマスクパターンで
金属膜の上層部を選択的にエッチング除去する工程と、
金属膜上に配線及び電極パッド部のマスクパターンを形
成する工程と、このマスクパターンで金属膜の下層部を
選択的にエッチング除去して配線及び電極パッドを形成
する工程と、全面にパッシベーション膜を被覆する工程
と、このパッシベーション膜をエッチングバックして電
極パッド部のみを露出させる工程を含んでいる。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１Ａ乃至図１Ｇは本発明の第１実施例を製造工程
順に示す縦断面図である。先ず、図１Ａのように、半導
体素子を含む電子回路を形成したシリコン基板１の表面
にスパッタ法等によりアルミニウム膜２を２μｍの厚さ
で被覆する。次に入出力端子である電極パッド部５のみ
にフォトレジストを用いてマスクパターン３Ａを形成す
る。そして、図１Ｂのようにこのマスクパターンを利用
して反応性イオンエッチング等によりアルミニウム膜２
の上層部を１μｍの厚さ分エッチング除去する。
る。図１Ａ乃至図１Ｇは本発明の第１実施例を製造工程
順に示す縦断面図である。先ず、図１Ａのように、半導
体素子を含む電子回路を形成したシリコン基板１の表面
にスパッタ法等によりアルミニウム膜２を２μｍの厚さ
で被覆する。次に入出力端子である電極パッド部５のみ
にフォトレジストを用いてマスクパターン３Ａを形成す
る。そして、図１Ｂのようにこのマスクパターンを利用
して反応性イオンエッチング等によりアルミニウム膜２
の上層部を１μｍの厚さ分エッチング除去する。
【０００６】次いで、前記マスクパターンを酸素プラズ
マで灰化し除去した後、今度は図１Ｃのように最上層配
線４と電極パッド部５の両方にフォトレジストを用いて
マスクパターン３Ｂを形成する。そして、図１Ｄのよう
に、反応性イオンエッチング等によりアルミニウム膜２
を全てエッチング除去し、最上層配線４と電極パッド部
５を形成する。次に、前記マスクパターン３Ａを酸素プ
ラズマで灰化除去した後、図１Ｅのように第１のパッシ
ベーション膜としてプラズマＣＶＤ法によりシリコン窒
化膜６を１μｍ被覆する。更に、図１Ｆのように第２の
パッシベーション膜として非感光性のポリイミド膜７を
２μｍ塗布し、 ３５０℃でベーク焼成する。
マで灰化し除去した後、今度は図１Ｃのように最上層配
線４と電極パッド部５の両方にフォトレジストを用いて
マスクパターン３Ｂを形成する。そして、図１Ｄのよう
に、反応性イオンエッチング等によりアルミニウム膜２
を全てエッチング除去し、最上層配線４と電極パッド部
５を形成する。次に、前記マスクパターン３Ａを酸素プ
ラズマで灰化除去した後、図１Ｅのように第１のパッシ
ベーション膜としてプラズマＣＶＤ法によりシリコン窒
化膜６を１μｍ被覆する。更に、図１Ｆのように第２の
パッシベーション膜として非感光性のポリイミド膜７を
２μｍ塗布し、 ３５０℃でベーク焼成する。
【０００７】しかる後、図１Ｇのように反応性イオンエ
ッチング等で四弗化炭素（ＣＦ４ ）と酸素などのガス
と高周波電源、例えば １３．５６ＭＨＺ により低圧
（ ０．１〜５０Ｐａ）の密閉容器内でポリイミド膜７
とシリコン窒化膜６を同時に全面エッチングバックする
ことで、最上層配線４よりも厚く形成された電極パッド
部５の上面のみを露出させる。
ッチング等で四弗化炭素（ＣＦ４ ）と酸素などのガス
と高周波電源、例えば １３．５６ＭＨＺ により低圧
（ ０．１〜５０Ｐａ）の密閉容器内でポリイミド膜７
とシリコン窒化膜６を同時に全面エッチングバックする
ことで、最上層配線４よりも厚く形成された電極パッド
部５の上面のみを露出させる。
【０００８】このようにして電極パッド部５を形成する
ことにより、その上面を露出させる際のエッチングバッ
ク工程においては、シリコン窒化膜６のみを単独でエッ
チングすることがなく、全面にポリイミド膜７が十分に
被覆していることから、応力バランスが局所的に崩れる
ことはなく、シリコン窒化膜６にクラックが生じること
はない。又、ポリイミド膜７に対しても開孔を形成する
必要がないため、ポリイミド膜７にクラックが生じるこ
ともない。更に、フォトレジストによるマスクパターン
の形成及びこれを用いたエッチング工程は２回で良く、
製造工数を低減することも可能となる。更に、非感光性
のポリイミドを用いても危険性の高いヒドラジン等の薬
液を使用する必要がなく、安全のための特別の装置も不
要となる。
ことにより、その上面を露出させる際のエッチングバッ
ク工程においては、シリコン窒化膜６のみを単独でエッ
チングすることがなく、全面にポリイミド膜７が十分に
被覆していることから、応力バランスが局所的に崩れる
ことはなく、シリコン窒化膜６にクラックが生じること
はない。又、ポリイミド膜７に対しても開孔を形成する
必要がないため、ポリイミド膜７にクラックが生じるこ
ともない。更に、フォトレジストによるマスクパターン
の形成及びこれを用いたエッチング工程は２回で良く、
製造工数を低減することも可能となる。更に、非感光性
のポリイミドを用いても危険性の高いヒドラジン等の薬
液を使用する必要がなく、安全のための特別の装置も不
要となる。
【０００９】図２Ａ乃至図２Ｇは本発明の第２実施例を
製造工程順に示す断面図であり、第１実施例と均等な部
分には同一符号を付してある。この実施例では、図２Ａ
及び図２Ｂのように、第１実施例と同様にアルミニウム
膜２の上層部を選択的にエッチングした後、最上層配線
４と電極パッド部５の上面及び周囲を覆うようにマスク
パターン３Ｂ′を形成する点が第１実施例と相違してい
る。したがって、このようにマスクパターン３Ｂ′を利
用してアルミニウム膜２のエッチングを行うことにより
、電極パッド部５は図２Ｄのように周辺部に段差２ａが
形成された断面形状とされる。その後、図２Ｅ乃至図２
Ｇのように第１実施例と同様の工程を施して電極パッド
部５の上面を露出させると、電極パッド部５では段差２
ａによってシリコン窒化膜６の傾斜が緩和され、電極パ
ッド部５におけるシリコン窒化膜６の応力集中を抑制し
てクラックを更に有効に防止することができる。
製造工程順に示す断面図であり、第１実施例と均等な部
分には同一符号を付してある。この実施例では、図２Ａ
及び図２Ｂのように、第１実施例と同様にアルミニウム
膜２の上層部を選択的にエッチングした後、最上層配線
４と電極パッド部５の上面及び周囲を覆うようにマスク
パターン３Ｂ′を形成する点が第１実施例と相違してい
る。したがって、このようにマスクパターン３Ｂ′を利
用してアルミニウム膜２のエッチングを行うことにより
、電極パッド部５は図２Ｄのように周辺部に段差２ａが
形成された断面形状とされる。その後、図２Ｅ乃至図２
Ｇのように第１実施例と同様の工程を施して電極パッド
部５の上面を露出させると、電極パッド部５では段差２
ａによってシリコン窒化膜６の傾斜が緩和され、電極パ
ッド部５におけるシリコン窒化膜６の応力集中を抑制し
てクラックを更に有効に防止することができる。
【００１０】
【発明の効果】以上説明したように本発明は、マスクパ
ターンを利用して金属膜をエッチングすることで電極パ
ッド部を配線よりも厚い膜厚状態で形成し、この上にパ
ッシベーション膜を形成した後にこれをエッチングバッ
クすることで電極パッド部の上面を露出させているので
、フォトレジストを利用したマスクパターンの形成工程
及びこのマスクパターンを利用したエッチング工程を２
回にすることができ、従来の３回に比較して製造工程数
を低減することができる。又、パッシベーション膜とし
てのシリコン窒化膜やポリイミド膜を選択的に開孔する
工程が不要となり、開孔工程でパッシベーション膜に生
じるクラックを防止することができる効果がある。更に
、ヒドラジン等の薬液が不要となり、安全対策のための
装置を不要にできる効果もある。
ターンを利用して金属膜をエッチングすることで電極パ
ッド部を配線よりも厚い膜厚状態で形成し、この上にパ
ッシベーション膜を形成した後にこれをエッチングバッ
クすることで電極パッド部の上面を露出させているので
、フォトレジストを利用したマスクパターンの形成工程
及びこのマスクパターンを利用したエッチング工程を２
回にすることができ、従来の３回に比較して製造工程数
を低減することができる。又、パッシベーション膜とし
てのシリコン窒化膜やポリイミド膜を選択的に開孔する
工程が不要となり、開孔工程でパッシベーション膜に生
じるクラックを防止することができる効果がある。更に
、ヒドラジン等の薬液が不要となり、安全対策のための
装置を不要にできる効果もある。
【図１Ａ】〜
【図１Ｇ】本発明の第１実施例を製造工程順に示す断面
図である。
図である。
【図２Ａ】〜
【図２Ｇ】本発明の第２実施例を製造工程順に示す断面
図である。
図である。
【図３Ａ】〜
【図３Ｇ】従来の製造方法を工程順に示す断面図である
。
。
１ シリコン基板
２ アルミニウム膜
３Ａ，３Ｂ，３Ｂ′ マスクパターン４ 最上層配
線 ５ 電極パッド部
線 ５ 電極パッド部
Claims (1)
- 【請求項１】 半導体素子を含む電子回路を形成した
半導体基板上に金属膜を形成する工程と、この金属膜上
に前記電子回路の入出力端子である電極パッド部のマス
クパターンを形成する工程と、このマスクパターンで前
記金属膜の上層部を選択的にエッチング除去する工程と
、前記金属膜上に前記電子回路の最上層配線及び前記電
極パッド部のマスクパターンを形成する工程と、このマ
スクパターンで前記金属膜の下層部を選択的にエッチン
グ除去して最上層配線及び電極パッドを形成する工程と
、全面にパッシベーション膜を被覆する工程と、このパ
ッシベーション膜をエッチングバックして前記電極パッ
ド部のみを露出させる工程を含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2388491A JP2882065B2 (ja) | 1991-01-25 | 1991-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2388491A JP2882065B2 (ja) | 1991-01-25 | 1991-01-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250618A true JPH04250618A (ja) | 1992-09-07 |
| JP2882065B2 JP2882065B2 (ja) | 1999-04-12 |
Family
ID=12122876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2388491A Expired - Lifetime JP2882065B2 (ja) | 1991-01-25 | 1991-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882065B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093184A1 (ja) * | 2003-04-15 | 2004-10-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
| KR100773801B1 (ko) * | 2005-06-17 | 2007-11-07 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
-
1991
- 1991-01-25 JP JP2388491A patent/JP2882065B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093184A1 (ja) * | 2003-04-15 | 2004-10-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
| CN100426481C (zh) * | 2003-04-15 | 2008-10-15 | 富士通株式会社 | 半导体装置及其制造方法 |
| US7741713B2 (en) | 2003-04-15 | 2010-06-22 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8735275B2 (en) | 2003-04-15 | 2014-05-27 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US9331035B2 (en) | 2003-04-15 | 2016-05-03 | Socionext Inc. | Semiconductor device and method of manufacturing the same |
| KR100773801B1 (ko) * | 2005-06-17 | 2007-11-07 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2882065B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960039225A (ko) | 반도체 장치의 생산 방법 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS6373648A (ja) | 多層配線の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6373647A (ja) | 多層配線の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH0521439A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS6124235A (ja) | 半導体装置の製造方法 | |
| JPS62163345A (ja) | 半導体装置の製造方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04286351A (ja) | 半導体装置の製造方法 | |
| JPS62210648A (ja) | 半導体装置 | |
| JPH06314685A (ja) | 半導体装置製造方法 | |
| JPH04288833A (ja) | 半導体装置の製造方法 |