JPH0194669A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0194669A JPH0194669A JP25275187A JP25275187A JPH0194669A JP H0194669 A JPH0194669 A JP H0194669A JP 25275187 A JP25275187 A JP 25275187A JP 25275187 A JP25275187 A JP 25275187A JP H0194669 A JPH0194669 A JP H0194669A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- organic resin
- semiconductor film
- oxygen ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体トラ
ンジスタの製造方法に関する。
ンジスタの製造方法に関する。
従来、この種の半導体装置の製造方法は、第３図（ａ）
〜（ｄ）に示すように半導体基板３０１上に素子分離の
ための半導体酸化絶縁膜３０２とゲート酸化膜３０３を
形成し、その上に不純物としてリンなどを含む多結晶シ
リコン膜３０４を堆積する（第３図（ａ））。次にフォ
トレジストなどを使ってエツチング加工してゲート電極
３０５を形成し、これをマスクに拡散層形成のためのイ
オン注入３０６を行って、拡散層３０７，３０８を形成
する（第３図（ｂ））。次に、これらの上から眉間絶縁
膜３０９を堆積した後、熱処理を行って拡散層３０７，
３０８を活性化させ、拡散層３１０，３１１とする（第
３図（Ｃ））、さらに、拡散層３１０，３１１及びゲー
ト電極３０５上にコンタクト孔３１２，３１４及び３１
３を設けた後、配線３１５．３１７及び３１６を設けて
、それぞれコンタクト孔３１２．３１４及び３１３を介
し、拡散層３１０，３１１及びゲート電極３０５と接続
する（第３図（ｄ））ことにより形成していた。
〜（ｄ）に示すように半導体基板３０１上に素子分離の
ための半導体酸化絶縁膜３０２とゲート酸化膜３０３を
形成し、その上に不純物としてリンなどを含む多結晶シ
リコン膜３０４を堆積する（第３図（ａ））。次にフォ
トレジストなどを使ってエツチング加工してゲート電極
３０５を形成し、これをマスクに拡散層形成のためのイ
オン注入３０６を行って、拡散層３０７，３０８を形成
する（第３図（ｂ））。次に、これらの上から眉間絶縁
膜３０９を堆積した後、熱処理を行って拡散層３０７，
３０８を活性化させ、拡散層３１０，３１１とする（第
３図（Ｃ））、さらに、拡散層３１０，３１１及びゲー
ト電極３０５上にコンタクト孔３１２，３１４及び３１
３を設けた後、配線３１５．３１７及び３１６を設けて
、それぞれコンタクト孔３１２．３１４及び３１３を介
し、拡散層３１０，３１１及びゲート電極３０５と接続
する（第３図（ｄ））ことにより形成していた。
上述した従来の半導体装置の製造方法は、ゲート電極を
エツチング加工して形成し、形成したゲート電極をマス
クにイオン注入を行って拡散層を形成した後に、眉間絶
縁膜を形成するという工程になっているので工程が長く
かかり、かつゲート電極による眉間絶縁膜の凹凸が大き
いため多層配線に適さないという欠点がある。
エツチング加工して形成し、形成したゲート電極をマス
クにイオン注入を行って拡散層を形成した後に、眉間絶
縁膜を形成するという工程になっているので工程が長く
かかり、かつゲート電極による眉間絶縁膜の凹凸が大き
いため多層配線に適さないという欠点がある。
本発明の目的は、従来の欠点を除去し、製造工程が短縮
でき、かつゲート電極と配線とを絶縁する眉間絶縁膜を
平坦化することができる半導体装置の製造方法を提供す
ることにある。
でき、かつゲート電極と配線とを絶縁する眉間絶縁膜を
平坦化することができる半導体装置の製造方法を提供す
ることにある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板表面に素
子間分離のための半導体酸化絶縁膜とゲート酸化膜とを
形成する工程と、前記半導体酸化絶縁膜及び前記ゲート
酸化膜上に不純物を拡散した半導体膜、を形成する工程
と、前記半導体股上に有機樹脂を塗布し、該有機樹脂を
パターニングする工程と、前記パターニングされた有機
樹脂をマスクにイオン注入を行い前記半導体基板表面に
拡散層を形成する工程と、前記パターニングされた有機
樹脂をマスクに前記半導体膜内に酸素イオンをイオン注
入する工程と、前記パターニングされた有機樹脂を除去
した後、熱処理を行い前記基板表面に形成された拡散層
を活性化し、前記酸素イオンを注入した半導体膜の部分
を半導体酸化膜に変化させると同時に酸素イオンの注入
されなかった前記半導体膜の部分を自己整合的にゲート
電極とする工程とを含んで構成される。
子間分離のための半導体酸化絶縁膜とゲート酸化膜とを
形成する工程と、前記半導体酸化絶縁膜及び前記ゲート
酸化膜上に不純物を拡散した半導体膜、を形成する工程
と、前記半導体股上に有機樹脂を塗布し、該有機樹脂を
パターニングする工程と、前記パターニングされた有機
樹脂をマスクにイオン注入を行い前記半導体基板表面に
拡散層を形成する工程と、前記パターニングされた有機
樹脂をマスクに前記半導体膜内に酸素イオンをイオン注
入する工程と、前記パターニングされた有機樹脂を除去
した後、熱処理を行い前記基板表面に形成された拡散層
を活性化し、前記酸素イオンを注入した半導体膜の部分
を半導体酸化膜に変化させると同時に酸素イオンの注入
されなかった前記半導体膜の部分を自己整合的にゲート
電極とする工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した半導体素子の縦断面図である。
めに工程順に示した半導体素子の縦断面図である。
第１図（ａ）に示すように、半導体基板１０１表面に素
子分離のための半導体酸化膜１０２と２００人程度のゲ
ート酸化膜１０３を形成した後、不純物としてリンを含
んだ４０００人多結晶シリコン膜１０４を堆積する。
子分離のための半導体酸化膜１０２と２００人程度のゲ
ート酸化膜１０３を形成した後、不純物としてリンを含
んだ４０００人多結晶シリコン膜１０４を堆積する。
次に、第１図（ｂ）に示すように、パターニングされた
フォトレジスト１０５をマスクに７５０ｋｅＶのエネル
ギーで拡散層形成のためのイオン注入１０６を行い、拡
散層１０７，１０８を形成する。
フォトレジスト１０５をマスクに７５０ｋｅＶのエネル
ギーで拡散層形成のためのイオン注入１０６を行い、拡
散層１０７，１０８を形成する。
次に、第１図（ｃ）に示すように、フォトレジスト１０
５を再度マスクとして６０ｋｅＶ程度のエネルギーでイ
オン注入１０９を行い酸素イオンをドーズ量１．ＯＸ１
０１８ｃｍ−２程度注入する。
５を再度マスクとして６０ｋｅＶ程度のエネルギーでイ
オン注入１０９を行い酸素イオンをドーズ量１．ＯＸ１
０１８ｃｍ−２程度注入する。
次に、第１図（ｄ）に示すように、フォトレジスト１０
５を除去した後、９５０℃程度のＮ２雰囲気で熱処理を
行い、拡散層１０７．１０８を活性化させて拡散層１１
２，１１３とし、酸素イオンの〜注入された部分の多結
晶シリコン膜１１０を多結晶シリコン酸化絶縁膜１１１
に変化させ、これによって自己整合的にゲート電極１１
４を形成する。
５を除去した後、９５０℃程度のＮ２雰囲気で熱処理を
行い、拡散層１０７．１０８を活性化させて拡散層１１
２，１１３とし、酸素イオンの〜注入された部分の多結
晶シリコン膜１１０を多結晶シリコン酸化絶縁膜１１１
に変化させ、これによって自己整合的にゲート電極１１
４を形成する。
次に、第１図（ｅ）に示すように多結晶シリコン酸化絶
縁膜１１１及びゲート電極１１４上に眉間絶縁膜１１５
を形成した後、拡散層１１２゜１１３及びゲート電極１
１４上にコンタクト孔１１６．１１８及び１１７を開け
、アルミニウムなどからなる低紙゛抗な配線１１９，１
２１及び１２０を説けて、コンタクト孔１１６，１１８
及び１１７を介してそれぞれ拡散層１１２．１１３及び
ゲート電極１１４と接続する。
縁膜１１１及びゲート電極１１４上に眉間絶縁膜１１５
を形成した後、拡散層１１２゜１１３及びゲート電極１
１４上にコンタクト孔１１６．１１８及び１１７を開け
、アルミニウムなどからなる低紙゛抗な配線１１９，１
２１及び１２０を説けて、コンタクト孔１１６，１１８
及び１１７を介してそれぞれ拡散層１１２．１１３及び
ゲート電極１１４と接続する。
第２図゛（ａ）〜（讐）は本発明の他の実施例を説明す
るために工程順に示した半導体素子の縦断面図である。
るために工程順に示した半導体素子の縦断面図である。
まず、第２図（ａ）に示すように、半導体基板２０１表
面に素子分離のための半導体熱酸化絶縁膜２０２と、２
００人程人程ゲート酸化膜２０３を形成した後、不純物
としてリンを含んだ４０００人程度０多結晶シリコン膜
２０４を堆積する。
面に素子分離のための半導体熱酸化絶縁膜２０２と、２
００人程人程ゲート酸化膜２０３を形成した後、不純物
としてリンを含んだ４０００人程度０多結晶シリコン膜
２０４を堆積する。
次に、第２図（ｂ）に示すように、パターニングされた
フォトレジスト２０５をマスクに拡散層形成のためのイ
オン注入２０６を行い、拡散層２０７．２０８を形成す
る。
フォトレジスト２０５をマスクに拡散層形成のためのイ
オン注入２０６を行い、拡散層２０７．２０８を形成す
る。
次に、第２図（Ｃ）に示すように、フォトレジスト２０
５を再度マスクとして６０ｋｅＶのエネルギーでイオン
注入２０９を行い、酸素イオンをドーズ量１ 、 ＯＸ
、１０ ”ｃｍ−２程度注入する。
５を再度マスクとして６０ｋｅＶのエネルギーでイオン
注入２０９を行い、酸素イオンをドーズ量１ 、 ＯＸ
、１０ ”ｃｍ−２程度注入する。
次に、第２図（ｄ）に示すように、フォトレジスト２０
５を除去した後、９５０℃程度のＮ２雰囲気で熱処理を
行い、拡散層２０７，２０８を活性化させて拡散層２１
２．２１３とし、酸素イオンの注入された部分の多結晶
シリコン膜２１０を多結晶シリコン酸化絶縁膜２１１に
変化させ、これによって自己整合的にゲート電極２１４
を形成する。
５を除去した後、９５０℃程度のＮ２雰囲気で熱処理を
行い、拡散層２０７，２０８を活性化させて拡散層２１
２．２１３とし、酸素イオンの注入された部分の多結晶
シリコン膜２１０を多結晶シリコン酸化絶縁膜２１１に
変化させ、これによって自己整合的にゲート電極２１４
を形成する。
次に、第２図（ｅ）に示すように、多結晶シリコン酸化
絶縁膜２１１をエツチングバックして、ゲート電極と同
じ高さの膜条結晶シリコン酸化絶縁膜２１５とする。
絶縁膜２１１をエツチングバックして、ゲート電極と同
じ高さの膜条結晶シリコン酸化絶縁膜２１５とする。
次に、第２図（ｆ）に示すように、多結晶シリコン酸化
絶縁膜２１５及びゲート電極２１４上に眉間絶縁膜２１
６を形成した後、拡散層２１２゜２１３及びゲート電極
２１４上にコンタクト孔２１７．２１９及び２１８を開
け、アルミニウムなどからなる低抵抗な配線２２０．２
２２及び２２１を設はコンタクト層２１７，２１９及び
２１８を介してそれぞれ拡散層２１２，２１３及びゲー
ト−極２１４と接続する。
絶縁膜２１５及びゲート電極２１４上に眉間絶縁膜２１
６を形成した後、拡散層２１２゜２１３及びゲート電極
２１４上にコンタクト孔２１７．２１９及び２１８を開
け、アルミニウムなどからなる低抵抗な配線２２０．２
２２及び２２１を設はコンタクト層２１７，２１９及び
２１８を介してそれぞれ拡散層２１２，２１３及びゲー
ト−極２１４と接続する。
この実施例では、エッチバック工程を入れることで第一
の実施例に比べて眉間絶縁膜が平坦になり形状もよく多
層配線に有利である。
の実施例に比べて眉間絶縁膜が平坦になり形状もよく多
層配線に有利である。
以上説明したように本発明は、ゲート電極を形成する目
的で形成した半導体膜を通して有機樹脂をマスクにイオ
ン注入を行い拡散層を形成し、同じマスクで半導体膜中
に酸素イオンを注入した後、イオン注入のマスクを除去
して熱処理を行い、拡散層を活性化させ酸素イオンの注
入された部分の半導体膜を半導体酸化絶縁膜に変化させ
ると同時に酸素イオン注入されていない半導体膜の領域
を自己整合的にゲート電極とすることにより、工程が短
縮でき、第２の実施例にみられるようにゲート電極と配
線とを絶縁する眉間絶縁膜を平坦化することができる効
果がある。
的で形成した半導体膜を通して有機樹脂をマスクにイオ
ン注入を行い拡散層を形成し、同じマスクで半導体膜中
に酸素イオンを注入した後、イオン注入のマスクを除去
して熱処理を行い、拡散層を活性化させ酸素イオンの注
入された部分の半導体膜を半導体酸化絶縁膜に変化させ
ると同時に酸素イオン注入されていない半導体膜の領域
を自己整合的にゲート電極とすることにより、工程が短
縮でき、第２の実施例にみられるようにゲート電極と配
線とを絶縁する眉間絶縁膜を平坦化することができる効
果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めに工程順に示した半導体素子の縦断面図、第２図（ａ
）〜（ｆ）は本発明の他の実施例を説明するために工程
順に示した半導体素子の縦断面図、第３図（Ｌ）〜（ｄ
）は従来例を説明するために工程順に示した半導体素子
の断面図である。 １０１．２０１，３０１・・・半導体基板、１０２．２
０２，３０２・・・素子分離のための半導体酸化絶縁膜
、１０５，２０５・・・フォトレジスト、１０３．２０
３．３０３・・・ゲート酸化膜、１０４．２０４，３０
４・・・多結晶シリコン膜、１０６．２０６，３０６・
・・拡散層形成のためのイオン注入、１０７，２０７，
２０８，３０７．３０８・・・イオン注入直後の拡散層
、１０９．２０９・・・酸素イオン注入、１１２，１１
３，２１２，２１３．３１０．３１１・・・活性化され
た拡散層、１１４．２１４，３０５・・・ゲート電極、
１１０，２１０・・・酸素イオンの注入された多結晶シ
リコン膜、１１１．２１１・・・多結晶シリコン酸化絶
縁膜、３１５．２１８，３０９・・・層間絶縁膜、１１
６゜１１８．２１７，２１９，３１２，３１４・・・拡
散層上コンタクト孔、１１７，２１８，３１３・・・ゲ
ート電極上コンタクト孔、１１９，１２１，２２０．２
２２，３１５．３１７・・・拡散層と接続された配線、
１２０，２２１，３１６・・・ゲート電極と接続された
配線。
めに工程順に示した半導体素子の縦断面図、第２図（ａ
）〜（ｆ）は本発明の他の実施例を説明するために工程
順に示した半導体素子の縦断面図、第３図（Ｌ）〜（ｄ
）は従来例を説明するために工程順に示した半導体素子
の断面図である。 １０１．２０１，３０１・・・半導体基板、１０２．２
０２，３０２・・・素子分離のための半導体酸化絶縁膜
、１０５，２０５・・・フォトレジスト、１０３．２０
３．３０３・・・ゲート酸化膜、１０４．２０４，３０
４・・・多結晶シリコン膜、１０６．２０６，３０６・
・・拡散層形成のためのイオン注入、１０７，２０７，
２０８，３０７．３０８・・・イオン注入直後の拡散層
、１０９．２０９・・・酸素イオン注入、１１２，１１
３，２１２，２１３．３１０．３１１・・・活性化され
た拡散層、１１４．２１４，３０５・・・ゲート電極、
１１０，２１０・・・酸素イオンの注入された多結晶シ
リコン膜、１１１．２１１・・・多結晶シリコン酸化絶
縁膜、３１５．２１８，３０９・・・層間絶縁膜、１１
６゜１１８．２１７，２１９，３１２，３１４・・・拡
散層上コンタクト孔、１１７，２１８，３１３・・・ゲ
ート電極上コンタクト孔、１１９，１２１，２２０．２
２２，３１５．３１７・・・拡散層と接続された配線、
１２０，２２１，３１６・・・ゲート電極と接続された
配線。
Claims (1)
- 半導体基板表面に素子間分離のための半導体酸化絶縁
膜とゲート酸化膜とを形成する工程と、前記半導体酸化
絶縁膜及び前記ゲート酸化膜上に不純物を拡散した半導
体膜を形成する工程と、前記半導体膜上に有機樹脂を塗
布し、該有機樹脂をパターニングする工程と、前記パタ
ーニングされた有機樹脂をマスクにイオン注入を行い前
記半導体基板表面に拡散層を形成する工程と、前記パタ
ーニングされた有機樹脂をマスクに前記半導体膜内に酸
素イオンを、イオン注入する工程と、前記パターニング
された有機樹脂を除去した後、熱処理を行い前記基板表
面に形成された拡散層を活性化し、前記酸素イオンを注
入した半導体膜の部分を半導体酸化膜に変化させると同
時に酸素イオンの注入されなかった前記半導体膜の部分
を自己整合的にゲート電極とする工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25275187A JPH0194669A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25275187A JPH0194669A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194669A true JPH0194669A (ja) | 1989-04-13 |
Family
ID=17241775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25275187A Pending JPH0194669A (ja) | 1987-10-06 | 1987-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194669A (ja) |
-
1987
- 1987-10-06 JP JP25275187A patent/JPH0194669A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01175260A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0810755B2 (ja) | 半導体メモリの製造方法 | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0194669A (ja) | 半導体装置の製造方法 | |
| JPS6315749B2 (ja) | ||
| JPH06177351A (ja) | 半導体装置の製造方法 | |
| JP2913681B2 (ja) | 半導体集積回路装置 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP3036117B2 (ja) | 半導体装置の製造方法 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JPH04139882A (ja) | 薄膜トランジスタ | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH0586872B2 (ja) | ||
| JPH1197703A5 (ja) | 半導体装置の作製方法 | |
| JPH04133423A (ja) | 半導体装置の製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 | |
| JPS62124766A (ja) | 半導体装置及びその製造方法 | |
| JPS59123267A (ja) | 半導体装置の製造方法 | |
| JPH02159755A (ja) | 半導体装置の製造方法 | |
| JPS5918674A (ja) | 半導体装置の製造方法 |