JPH0195610A - 電圧バッファ回路 - Google Patents
電圧バッファ回路Info
- Publication number
- JPH0195610A JPH0195610A JP62252499A JP25249987A JPH0195610A JP H0195610 A JPH0195610 A JP H0195610A JP 62252499 A JP62252499 A JP 62252499A JP 25249987 A JP25249987 A JP 25249987A JP H0195610 A JPH0195610 A JP H0195610A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- buffer circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＩＣ化に適した高人力インピーダンスで低出
力インピーダンス特性をもつ電圧バッファ回路に関する
。
力インピーダンス特性をもつ電圧バッファ回路に関する
。
［従来の技術Ｊ
電圧バッファ回路として、通常は、第２図に示すように
、演算増幅器（ＯＰＡ）を使用したボルテージフォロア
回路が用いられている。
、演算増幅器（ＯＰＡ）を使用したボルテージフォロア
回路が用いられている。
この回路は、高人力インピーダンスかつ低出力インピー
ダンスであり、しかも入出力電圧誤差が少ないなど、特
性的にはすぐれているものの、ＩＣ化した場合、演算増
幅器回路が必要なため、専有面積が大きくなるという欠
点がある。特に、ボルテージフォロア回路は、全帰還で
使用するため、発振防止用の内部コンデンサの値を大き
くする必要があり、このことも、ＩＣの面積の点からは
不利な方向になる。従って、精度的に演算増幅器を使用
するほどではない電圧バッファ回路においては、少ない
素子数で構成できる回路が望まれる。
ダンスであり、しかも入出力電圧誤差が少ないなど、特
性的にはすぐれているものの、ＩＣ化した場合、演算増
幅器回路が必要なため、専有面積が大きくなるという欠
点がある。特に、ボルテージフォロア回路は、全帰還で
使用するため、発振防止用の内部コンデンサの値を大き
くする必要があり、このことも、ＩＣの面積の点からは
不利な方向になる。従って、精度的に演算増幅器を使用
するほどではない電圧バッファ回路においては、少ない
素子数で構成できる回路が望まれる。
このような場合、従来技術からたとえば第３図に示すよ
うな電圧バッファ回路が考えられる。ここで、Ｑｌは人
力ｖ１をベースに受ける入力側ＰＮＰ トランジスタ、
Ｒ１はその負荷抵抗である。トランジスタｑ２をトラン
ジスタＱ１と縦続に接続して、トランジスタＱ１のコレ
クタ出力を出力側ＮＩＮ ）−ランジスタＱ２のベース
に供給する。トランジスタＱ２は負荷抵抗Ｒ２をエミッ
タホロワの形態に接続し、そのエミッタより出力Ｖ。を
とりだす。ＶＣＣは電源電圧である。
うな電圧バッファ回路が考えられる。ここで、Ｑｌは人
力ｖ１をベースに受ける入力側ＰＮＰ トランジスタ、
Ｒ１はその負荷抵抗である。トランジスタｑ２をトラン
ジスタＱ１と縦続に接続して、トランジスタＱ１のコレ
クタ出力を出力側ＮＩＮ ）−ランジスタＱ２のベース
に供給する。トランジスタＱ２は負荷抵抗Ｒ２をエミッ
タホロワの形態に接続し、そのエミッタより出力Ｖ。を
とりだす。ＶＣＣは電源電圧である。
ここで、出力電圧Ｖ。は次式となる。
Ｖｏ＝Ｖ＋＋ （ＶＢＥＩ ＶＢＥ２）
（１）ｖ１□およびＶＢＥ２は、それぞれ、トランジ
スタＱ１およびＱｌのベース−エミッタ間電圧である。
（１）ｖ１□およびＶＢＥ２は、それぞれ、トランジ
スタＱ１およびＱｌのベース−エミッタ間電圧である。
（１１式において、（）内が誤差電圧である。ここで、
ＶＢＥ□、ＶＢＥ２は次式で表わされる。
ＶＢＥ□、ＶＢＥ２は次式で表わされる。
ここで、
” −熱ｉ圧（Ｔ−３００°ｋ テ２６ｍＶ）Ｉ１・
・・トランジスタＱｌのエミッタ電流、Ｉ２・・・トラ
ンジスタｑ２のコレクタ電流、ＩＳｌ＋ＩＳ２・・・エ
ミッターベース接合逆方向飽和電流、 である。従って、（１）式の（）内は、となる。
・・トランジスタＱｌのエミッタ電流、Ｉ２・・・トラ
ンジスタｑ２のコレクタ電流、ＩＳｌ＋ＩＳ２・・・エ
ミッターベース接合逆方向飽和電流、 である。従って、（１）式の（）内は、となる。
［発明が解決しようとする問題点］
（４）式のＩ＋、１２は入力側子ｖ１により大幅に変化
し、そのため、入出力電圧誤差も入力側子により、大き
く変化することになり、用途によっては使用できない場
合がある。
し、そのため、入出力電圧誤差も入力側子により、大き
く変化することになり、用途によっては使用できない場
合がある。
そこで、本発明の目的は、上述した従来の回路の欠点を
解決し、少ない素子数で精度の良い電圧バッファ回路を
提供することにある。
解決し、少ない素子数で精度の良い電圧バッファ回路を
提供することにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明は、入力側ト
ランジスタからの出力を出力側トランジスタに供給する
ように接続して構成した電圧バッファ回路において、入
力側トランジスタと出力側トランジスタとの間に、入力
側トランジスタおよび出力側トランジスタを常に互いに
等しい電流値で動作させる手段を設けたことを特徴とす
る。
ランジスタからの出力を出力側トランジスタに供給する
ように接続して構成した電圧バッファ回路において、入
力側トランジスタと出力側トランジスタとの間に、入力
側トランジスタおよび出力側トランジスタを常に互いに
等しい電流値で動作させる手段を設けたことを特徴とす
る。
［作 用１
本発明では、第３図の回路において、両トランジスタの
動作電流が常に等しくなるようにしたので、（４）式に
示した誤差電圧は出力電圧に依存せず、従って、入出力
電圧誤差を小さくし、精度の向上した電圧バッファ回路
を実現することができる。
動作電流が常に等しくなるようにしたので、（４）式に
示した誤差電圧は出力電圧に依存せず、従って、入出力
電圧誤差を小さくし、精度の向上した電圧バッファ回路
を実現することができる。
［実施例］
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
本発明の一実施例を第１図に示す。第１図において、第
３図と同様の個所には同一符号を付すことにする。
３図と同様の個所には同一符号を付すことにする。
第１図において、Ｑ３は起動用ＰＮＰ トランジスタで
あり、そのエミッタと電源電圧ＶＣＣとの間に抵抗Ｒ３
を接続し、コレクタを接地し、ベースをトランジスタｑ
１のエミッタとトランジスタＱ２のベースとの接続点に
接続する。このトランジスタＱ３にはわずかなベース電
流が流れるように抵抗Ｒ３の値を設定しておく。このわ
ずかなベース電流によって、トランジスタｑ２が起動さ
れる。
あり、そのエミッタと電源電圧ＶＣＣとの間に抵抗Ｒ３
を接続し、コレクタを接地し、ベースをトランジスタｑ
１のエミッタとトランジスタＱ２のベースとの接続点に
接続する。このトランジスタＱ３にはわずかなベース電
流が流れるように抵抗Ｒ３の値を設定しておく。このわ
ずかなベース電流によって、トランジスタｑ２が起動さ
れる。
Ｑ４およびＱ５はカレントミラー回路を構成するＰＮＰ
トランジスタであり、各エミッタを電源電圧ＶＣＣに
接続する。両ベースを共通に接続して、その共通接続点
をトランジスタＱ５のコレクタに接続する。トランジス
タＱ４のコレクタをトランジスタＱｌのエミッタに接続
する。トランジスタＱ５のコレクタをトランジスタｑ２
のコレクタに接続する。
トランジスタであり、各エミッタを電源電圧ＶＣＣに
接続する。両ベースを共通に接続して、その共通接続点
をトランジスタＱ５のコレクタに接続する。トランジス
タＱ４のコレクタをトランジスタＱｌのエミッタに接続
する。トランジスタＱ５のコレクタをトランジスタｑ２
のコレクタに接続する。
トランジスタＱ４とＱ５とはカレントミラー回路を構成
するので、トランジスタＱ１のエミッタ電流とトランジ
スタＱ２のコレクタ電流とは常に等しくなる。従って、
トランジスタＱ２の出力電圧ｖ０が変化してこのトラン
ジスタＱ２の出力電流が変化した場合、トランジスタＱ
１の電流値も同じように変化するので、（４）式かられ
かるように、誤差電圧は出力電圧に依存せず、従って、
入出力電圧誤差が小さくなるので、精度が向上する。
するので、トランジスタＱ１のエミッタ電流とトランジ
スタＱ２のコレクタ電流とは常に等しくなる。従って、
トランジスタＱ２の出力電圧ｖ０が変化してこのトラン
ジスタＱ２の出力電流が変化した場合、トランジスタＱ
１の電流値も同じように変化するので、（４）式かられ
かるように、誤差電圧は出力電圧に依存せず、従って、
入出力電圧誤差が小さくなるので、精度が向上する。
なお、本発明は上述した実施例にのみ限られるものでは
なく、たとえば、各トランジスタの導電型をＰＮＰとＮ
ＰＮとの間で逆にし、電源電圧の極性を負にしても同様
に電圧バッファ回路を構成できる。
なく、たとえば、各トランジスタの導電型をＰＮＰとＮ
ＰＮとの間で逆にし、電源電圧の極性を負にしても同様
に電圧バッファ回路を構成できる。
［発明の効果］
以上から明らかなように、本発明によれば、入出力トラ
ンジスタの各出力電流が常に等しくなるようにしたので
、わずかな素子数で、高精度の電圧バッファ回路を構成
可能であり゛、従って、演算増幅器を用いる場合に比べ
て、ＩＣ化した場合のチップ面積を大幅に削減できる利
点がある。
ンジスタの各出力電流が常に等しくなるようにしたので
、わずかな素子数で、高精度の電圧バッファ回路を構成
可能であり゛、従って、演算増幅器を用いる場合に比べ
て、ＩＣ化した場合のチップ面積を大幅に削減できる利
点がある。
第１図は本発明の一実施例を示す回路図、第２図は演算
増幅器を用いた通常の電圧バッファ回路の一例を示す回
路図、 第３図は従来技術による電圧バッファ回路の他の例を示
す回路図である。 Ｑｌ・・・入力側トランジスタ、 Ｑｌ・・・出力側トランジスタ、 Ｑ３・・・起動用トランジスタ、 Ｑ４．Ｑ５・・・カレントミラー回路用トランジスタ、
Ｒ１，Ｒ２・・・負荷抵抗、 Ｒ３・・・抵抗、 ＶＣＣ・・・電源電圧。 λ（勇ゴロ月火−宏邑イ列の回賭図 第１図 ９貨算贈巾晶１冬を用−コた項１室へＯｅ万９マブファ
回番４０回レト図第２図 イ支ミ →（硬１ ｄ〕 回 腎 因 第３図
増幅器を用いた通常の電圧バッファ回路の一例を示す回
路図、 第３図は従来技術による電圧バッファ回路の他の例を示
す回路図である。 Ｑｌ・・・入力側トランジスタ、 Ｑｌ・・・出力側トランジスタ、 Ｑ３・・・起動用トランジスタ、 Ｑ４．Ｑ５・・・カレントミラー回路用トランジスタ、
Ｒ１，Ｒ２・・・負荷抵抗、 Ｒ３・・・抵抗、 ＶＣＣ・・・電源電圧。 λ（勇ゴロ月火−宏邑イ列の回賭図 第１図 ９貨算贈巾晶１冬を用−コた項１室へＯｅ万９マブファ
回番４０回レト図第２図 イ支ミ →（硬１ ｄ〕 回 腎 因 第３図
Claims (1)
- 入力側トランジスタからの出力を出力側トランジスタ
に供給するように接続して構成した電圧バッファ回路に
おいて、前記入力側トランジスタと前記出力側トランジ
スタとの間に、前記入力側トランジスタおよび前記出力
側トランジスタを常に互いに等しい電流値で動作させる
手段を設けたことを特徴とする電圧バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252499A JPH0195610A (ja) | 1987-10-08 | 1987-10-08 | 電圧バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252499A JPH0195610A (ja) | 1987-10-08 | 1987-10-08 | 電圧バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0195610A true JPH0195610A (ja) | 1989-04-13 |
Family
ID=17238223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252499A Pending JPH0195610A (ja) | 1987-10-08 | 1987-10-08 | 電圧バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0195610A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107312A (en) * | 1979-02-13 | 1980-08-18 | Toshiba Corp | Current mirror circuit |
| JPS5731211A (en) * | 1980-08-01 | 1982-02-19 | Pioneer Electronic Corp | Amplifying circuit |
| JPS60218910A (ja) * | 1984-04-13 | 1985-11-01 | New Japan Radio Co Ltd | インピ−ダンス変換回路 |
-
1987
- 1987-10-08 JP JP62252499A patent/JPH0195610A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107312A (en) * | 1979-02-13 | 1980-08-18 | Toshiba Corp | Current mirror circuit |
| JPS5731211A (en) * | 1980-08-01 | 1982-02-19 | Pioneer Electronic Corp | Amplifying circuit |
| JPS60218910A (ja) * | 1984-04-13 | 1985-11-01 | New Japan Radio Co Ltd | インピ−ダンス変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824042B2 (ja) | 電圧フオロワ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0195610A (ja) | 電圧バッファ回路 | |
| JPH0247883B2 (ja) | ||
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH03283907A (ja) | 電圧フォロワ回路 | |
| JPS63243729A (ja) | 温度検出回路 | |
| JPS637012A (ja) | ヒステリシス内蔵電圧比較器 | |
| JPH0328581Y2 (ja) | ||
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| JPS6259926B2 (ja) | ||
| JPS59104823A (ja) | 波形整形器 | |
| JPH0293809A (ja) | 定電流回路 | |
| JPH0516530Y2 (ja) | ||
| JPH0233207A (ja) | バッファ回路 | |
| JPH06309053A (ja) | レギュレータ回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS62291210A (ja) | カレントミラ−回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS6065614A (ja) | ヒステリシスを有する電圧比較回路 | |
| JPS61101068A (ja) | 半導体集積回路 |