JPH0196733A - 制御記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 水平型マイクロプログラムを記憶する制御記憶装置に関
し、 メモリ容量を削減することを目的とし、水平型マイクロ
プログラムを記憶する制御記憶装置において、該水平型
マイクロプログラムを構成する水平型マイクロ命令を、
次の命令のアドレスであるネクストアドレスと、各命令
で一部異なるフィールドと、各命令で重複するフィール
ドとに分離し、該ネクストアドレス又は該ネクストアド
レス及び該各命令で一部異なるフィールドと、追加アド
レスとを読み出す第ｉｔｅｍのメモリと、該追加アドレ
スによって該各命令で一部異なるフィールド又は該各命
令で一部異なるフィールド及び該各命令で重複するフィ
ールドを読み出す第２階層のメモリとを有し構成する。

〔産業上の利用分野〕

本発明は制御記憶装置に関し、水平型マイクロプログラ
ムを記憶する制御記憶装置に関する。

一般に、計篩機システムはマイクロプログラム制御がな
されている。マイクロプログラムには垂直型と水平型と
があり、速い応答性と条件分岐を必要とする場合には水
平型のマイクロプログラムが用いられる。

垂直型マイクロプログラムを構成する垂直型マイクロ命
令は単一のフィールドのコードで実行すべき全制御を定
義しており、このコードをデコードすることにより制御
の種類を知り、命令が実行される。またマイクロ命令内
に次に実行するマイクロ命令のアドレス（ネクストアド
レス）は含まれていない。

水平型マイクロプログラムを構成する水平型マイクロ命
令は複数のフィールド夫々のコード（フィールドとはデ
コードを要する単位であり、各フィールドのビット数は
垂直型に比べて小）で実行すべき全制御を定義するか又
はビットフィールド内の各ビ°ット夫々が実行すべき全
制御を定義している。またマイ、り０命令内には次に実
行するマイクロ命令のアドレスが含まれている。

このため、水平型マイクロ命令は垂直型マイクロ命令に
対してビット幅が大である。

〔従来の技術〕

第４図は従来の制御記憶装置の一例のブロック図を示す
。

同図中、アドレスレジスタ１０には次に読み出すマイク
ロ命令のアドレス（例えば１２ビツト）が格納されてお
り、このアドレスによってメモリ１１がアクセスされる
。

メモリ１１には例えばビット幅１９２ピツトの水平型マ
イクロ命令が４ｋ（−２１２）ワード記憶されており、
上記アドレスに指定された水平型マイクロ命令がメモリ
１１より読み出され、ネクストアドレスを除く各フィー
ルドはデータレジスタ１２に供給され、ここに格納され
る。また、ネクストアドレスはアドレスレジスタ１０に
供給されて格納される。

（発明が解決しようとする問題点〕 上記の従来装置においては、水平型マイクロ命令のピッ
ト幅が１９２ピツトと大であるため、メモリ１２は１９
２Ｘ４にピットと膨大なものになるという問題点があっ
た。

本発明は、上記の点に鑑みてなされたもので、メモリ容
量を削減する制御記憶装置を提供することを目的とする
。

〔問題点を解決するための手段〕

第１発明の制御記憶装置は、水平型マイクロプログラム
を記憶する制御記憶装置において、水平型マイクロプロ
グラムを構成する水平型マイクロ命令を、次の命令のア
ドレスであるネクストアドレスと、各命令で一部賃なる
フィールドと、各命令で重複するフィールドとに分離し
、ネクストアドレス又はネクストアドレス及び各命令で
一部異なるフィールドと、追加アドレスとを読み出す第
１階層のメモリ（３１，２１）と、追加アドレスによっ
て各命令で一部異なるフィールド又は各命令で一部異な
るフィールド及び各命令で°重複するフィールドを読み
出す第２１１１！ｉ層のメモリ（３２，２３）とを有す
る。

第２発明の制御記憶装置は、水平型マイクロプログラム
を記憶する制御記憶装置において、水平型マイクロプロ
グラムを構成する水平型マイクロ命令を、次の命令のア
ドレスであるネクストアドレスと、各命令で一部異なる
フィールドと、各命令で重複するフィールドとに分離し
、ネクストアドレスと、第１の追加アドレスとを読み出
す第１階層のメモリ（３３）と、第１の追加アドレスに
よって各命令で一部異なるフィールド及び第２の追加ア
ドレスを読み出す第２階層のメモリ（３４）と、 第２の追加アドレスによって各命令で重複するフィール
ドを読み出す第３ｗｉ層のメモリ（２３）とを有する。

　　　　・ 〔作用〕 水平型マイクロ命令は次のような特徴を持っている。

■　各命令は全フィールドを使用するわけではなく、使
用しているフィールド数が少ない。

■　良く使用されるフィールドとなかなか使用されない
フィールドとははっきり分かれている。

■　各命令を比較するとネクスト７′ドレスのみが異な
り、他のフィールドはほとんど同一である場合が多い。

■　各命令のネクストアドレスを除いて比較すすると、
一部のフィールドだけが異なり、残りのフィールドは同
一である場合が多い。

このことから、水平マイクロ命令は Ｉ　ネクストアドレス π　各命令で一部異なるフィールド ■　各命令で重複するフィールド に分類できる。

第１発明ではネクストアドレス１．各命令で一部異なる
フィールド■、各命令で重複するフィールド■を第１１
１ＩＩＩＩのメモリ（２１，３１）と第２階層のメモリ
（２３，３２＞とに分けて記憶させ、第２発明では第１
階層のメモリ（３３）と第２階１１（１−ＥＩＪ　（３
４）　と第３１９１１１のメモｌＪ　（２３）とに分け
て記憶させている。

このように階層化することによって少なくとも各命令で
重複するフィールドに要するメモリ容量を削減できる。

（実施例） 第１図は本発明のコントロールストレッジ制御方式の第
１実施例のブロック図を示す。

同図中、アドレスレジスタ２０には次に読み出すマイク
ロ命令のアドレス（例えば１２ビツト）が格納されてお
り、このアドレスによってメモリ２１がアクセスされる
。

メモリ２１には水平型マイクロ命令のうちネクストアド
レスエと各命令で一部異なるフィールド■との計７２ピ
ットと、追加アドレス１１ビツトとを、４Ｋ　（−２”
　）ワード記憶している。このうち追加アドレスとは水
平型マイクロ命令のうち各命令で重複するフィールド■
をアクセスするためのものである。

メモリ２１から上記アドレスに指定されて読み出された
水平マイクロ命令の各命令で一部異なるフィールド■は
データレジスタ２２に供給されて格納される。

また、ネクストアドレスエはアドレスレジスタ２０に供
給されて格納される。追加アドレスはメモリ２３に供給
される。

メモリ２３は追加アドレスの値に応じた水平型マイクロ
命令の各命令で重複するフィールド■の１２０ピツトを
２Ｋ（−２１１）ワード記憶しており、供給される追加
アドレスに指定されて、各命令でフィールド■を読み出
してデータレジスタ２４に供給され、ここに格納される
。

上記データレジスタ２２及び２３に格納された水平型マ
イクロ命令の各命令で一部異なるフィールド■及び各命
令で重複するフィールド■を、フィールド毎にデコード
することにより水平型マイクロ命令が実行される。

従来装置ではメモリ１１の容量が７６８にビット（−１
９２Ｘ４Ｋ）であったのに対し、本発明方式ではメモリ
２１．２３の容量が５７２にビット（−８３ｘ４に＋１
２０ｘ２Ｋ）と１９６ビツト削減される。

第２図は本発明装置の第２実施例のブロック図を、示す
。同図中、第１図と同一部分には同一符号を付し、その
説明を省略する。

アドレスレジスタ２０の出力によりアクセスされるメモ
リ３１は水平型マイクロ命令のうちネクストアドレスＩ
と第１及び第２の追加アドレスとを４にワード記憶して
いる。第１の追加アドレスは各命令で一部異なるフィー
ルド■をアクセスするためのもので、第２の追加アドレ
スは各命令で重複するフィールド■をアクセスするため
のものである。

メモリ３１から読み出されたネクストアドレスエはアド
レスレジスタ２０に供給され、第１の追加アドレスはメ
モリ３２に供給され、第２の追加アドレスはメモリ２３
に供給される。

メモリ３２は追加アドレスＱ値に応じて水平型マイクロ
命令の各命令で一部異なるフィールド■を３にワード記
憶しており、供給される第１の追加アドレスに指定され
て各命令で一部異なるフィールド■を読み出してデータ
レジスタ２２に供給する。

この実施例においてもメモリ３１．３２．２３を合わせ
た容量は従来に比して大幅に削減される。

第３図は本発明装置の第３実施例のブロック図を示す。

同図中、第２図と同一部分には同一符号を付し、その説
明を省略する。

アドレスレジスタ２０の出力によりアクセスされるメモ
リ３３は水平型マイクロ命令の各命令のうちネクストア
ドレスＩと第１の追加アドレスとを４にワード記憶して
いる。第１の追加アドレスは各命令で一部異なるフィー
ルド■をアクセスするためのものである。メモリ３３か
ら読み出されたネクストアドレスエはアドレスレジスタ
２０に供給され、第１の追加アドレスはメモリ３４に供
給される。

メモリ３４は追加アドレスの値に応じて水平型マイクロ
命令の各命令で一部異なるフィールド■及び第２のアド
レスを３にワード記憶しており、供給される第１の追加
アドレスに指定されて各命令で一部異なるフィールド■
及び第２のアドレスを読み出してフィールド■をデータ
レジスタ２２に供給し、また第２のアドレスをメモリ２
３に供給する。

この実施例においてもメモリ３３．３４．２３を合わせ
た容量は従来に比して大幅に削減される。

また、階層が多いだけ削減できるメモリ容量が増し、第
１．第２の実施例よりもメモリ容量が小さくて済む。

なお、必要に応じてメモリ２１．３１．３３夫々から読
み出された追加アドレスをアドレスレジスタにセットし
た後、後続のメモリ２３．３２゜３４夫々に供給しても
良い。

〔発明の効果〕

上述の如く、第１発明の制御記憶装置によれば、メモリ
の容量を従来に比して大幅に削減でき、第２発明の制御
記憶装置によれば第１発明よりも更にメモリ容−を削減
でき、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明の制御記憶装置の第１実施例のブロック
図、 第２図は本発明装置の第２実施例のブロック図、第３図
は本発明装置の第３実施例のブロック図、第４図は従来
装置の一例のブロック図である。 図において、 ２０・・・アドレスレジスタ、 ２１．２３．３１〜３４・・・メモリ、２２．２４−・
・データレジスタ を示す。 特許出願人　富　士　通　株式会社 ＊４Ｉ！川射良用の悼４膚力１Ｈのフキ３９図ＩＩＩ図 ｔ’ａ’ｔｍの竿２大ホし−１のプロ！２図岑→！’ｌ
ｉｔの亭３大カし−１，ブロー７２図１１３図 Ｒ摩串五１のブローＩ２図 第４図

Claims (2)

【特許請求の範囲】
1. （１）水平型マイクロプログラムを記憶する制御記憶装
   置において、 該水平型マイクロプログラムを構成する水平型マイクロ
   命令を、次の命令のアドレスであるネクストアドレスと
   、各命令で一部異なるフィールドと、各命令で重複する
   フィールドとに分離し、該ネクストアドレス又は該ネク
   ストアドレス及び該各命令で一部異なるフィールドと、
   追加アドレスとを読み出す第１階層のメモリ（３１、２
   １）と、 該追加アドレスによって該各命令で一部異なるフィール
   ド又は該各命令で一部異なるフィールド及び該各命令で
   重複するフィールドを読み出す第２階層のメモリ（３２
   、２３）とを有することを特徴とする制御記憶装置。
2. （２）水平型マイクロプログラムを記憶する制御記憶装
   置において、 該水平型マイクロプログラムを構成する水平型マイクロ
   命令を、次の命令のアドレスであるネクストアドレスと
   、各命令で一部異なるフィールドと、各命令で重複する
   フィールドとに分離し、該ネクストアドレスと、第１の
   追加アドレスとを読み出す第１階層のメモリ（３３）と
   、 該第１の追加アドレスによつて該各命令で一部異なるフ
   ィールド及び第２の追加アドレスを読み出す第２階層の
   メモリ（３４）と 該第２の追加アドレスによつて該各命令で重複するフィ
   ールドを読み出す第３階層のメモリ（２３）とを有する
   ことを特徴とする制御記憶装置。