JPH0196946A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法、より詳しくは、分離領域（アイ
ソレーション領域）の形成方法に関し、溝内の多結晶シ
リコンの酸化を促進しかつ耐酸化膜であるＳｉ３Ｎ４膜
の不都合なエツチング除去を回避して絶縁物領域を形成
する方法を提供することを目的として、 シリコン基板に溝を形成し、該溝の側面上に窒化珪素膜
を形成し、その溝内に多結晶シリコンを形成し、該多結
晶シリコンを酸化することによって絶縁物領域を形成す
る工程を含んでなる半導体装置の製造方法において、前
記多結晶シリコンを前記溝の側面に沿って前記窒化珪素
膜上に凹形状（断面で）の膜で形成し、該多結晶シリコ
ン膜の熱酸化をその凹形状の表出面から進行させて生じ
る二酸化珪素でもって前記溝を完全に塞ぐように構成す
る。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法、より詳しくは、分離
領域（アイソレージジン領域）の形成方法に関するもの
である。

〔従来の技術〕

ＬＳＩなどの半導体装置を高密度化、高集積化するため
に、アイソレーション領域をも小さくすることも重要な
要素である。特に、バイポーラＩＣにおいては、接合分
離よりも酸化物などを用いた絶縁物分離を採用したほう
が素子（バイポーラトランジスタ）形成領域をも小さく
でき、浮遊容量をも小さくでき、半導体装置（デバイス
）を高速に作動させることができる。

従来よりシリコン基板を選択酸化して二酸化珪素（Ｓｉ
Ｏｚ）のアイソレーション領域とすること（例えば、Ｌ
ＯＣＯＳ法）が行なわれていた。この場合には、バーズ
ビークと呼ばれるＳｉＯ□部分が生じてしまい、これが
微細化の妨げとなっていた。そこで、シリコン基板をリ
アクティブイオンエツチング（ＲＩＥ）などの異方性エ
ツチング法でエツチングして溝を形成し、該溝内に窒化
珪素（Ｓｉ３Ｎ４）膜を形成し、多結晶シリコンでこの
溝を埋めてからこの多結晶シリコンの一部又は全部を熱
酸化することによってバーズビークのない絶縁物アイソ
レーション領域を形成する方法がある。このような形成
方法を第２Ａ図〜第２Ｆ図を参照して説明する。

まず、第２Ａ図に示すように、シリコン基板（シリコン
ウェハ）■の表面上にＳｉＯ□膜２を熱酸化法又は化学
的気相成長法（ＣＶＤ法）によって形成し、その上にレ
ジスト層３を塗布する。レジスト層３を所定パターンに
露光・現像して窓４を開ける。このレジスト層３をマス
クとして、５ｉＯｚ膜２を選択エツチングし、さらに、
シリコン基板１をＲＩＥ法のドライエツチングによって
断面で細長い溝５を形成する。レジストＮ３および５ｉ
ｎｔ膜２を除去した後で、第２Ｂ図に示すように、シリ
コン基板１を熱酸化して溝５を含む全表面にＳｉＯ□膜
６を形成する。この５ｉ０２膜６の上にＣＶＤ法又は反
応性スパッタリング法によってＳｉ３Ｎ４膜７を形成す
る０次に、第２Ｃ図に示すように、溝５を完全に埋める
多結晶シリコン層８をＣＶＤ法によって全面に形成する
。ドライエツチング法によって多結晶シリコン層８をエ
ツチングして、第２Ｄ図に示すように溝５内にその一部
を残す。第２Ｄ図において、溝５内の多結晶シリコン８
の表面がシリコン基板１の表面レベルよりも低くして浅
い溝を形成しているのは、シリコンの酸化によって生じ
るＳｉＯ□はその体積が約２倍に増加するので、酸化後
の表面平坦化を考慮しているからである。そして、熱酸
化処理によって、第２Ｅ図に示すように、溝５内多結晶
シリコン８をその表面から酸化して、Ｓｉ０ｇ層９を形
成する。多結晶シリコンを全て酸化した状態を第２Ｆ図
に示す。第２Ｅ図又は第２Ｆ図に示す状態で必要絶縁性
に応じてアイソレーション領域として使用できる。

なお、本明細書でのシリコン基板は単結晶シリコン基板
のみの場合と、この基板上にシリコンエピタキシャル層
を形成したものの場合とを含む。

〔発明が解決しようとする問題点〕

上述したような溝形成工程を経る絶縁物アイソレーショ
ン領域形成方法においては、溝内多結晶シリコンの熱酸
化が表面よりほぼ均一平面的に進行し、例えば、溝内す
べての酸化を行なおうとすれば、酸化時間が長くかかっ
てしまう。

また、多結晶シリコンをエツチングする際に、多結晶シ
リコンと窒化珪素とのエツチング選択比が良くない場合
には、溝側面上を含めて窒化珪素膜がエツチングされて
しまうことがあ為（第３Ａ図）。この場合には、多結晶
シリコンの熱酸化時にシリコン基板１も熱酸化して、第
３Ｂ図に示すように、生じるＳｉＯ□膜１０はシリコン
基板１上で厚くなりかつアイソレーション領域幅が拡大
してしまう。

本発明は、溝内の多結晶シリコンの酸化を促進しかつ耐
酸化膜であるＳｉ＋Ｎａ膜の不都合なエツチング除去を
回避して絶縁物（アイソレーション）領域を形成する方
法を提供することを目的とする。

〔問題点を解決するための手段〕

上述の目的は、シリコン基板に溝を形成し、該溝の側面
上に窒化珪素膜を形成し、その溝内に多結晶シリコンを
形成し、該多結晶シリコンを酸化することによって絶縁
物領域を形成する工程を含んでなる半導体装置の製造方
法において、前記多結晶シリコンを前記溝の側面に沿っ
て前記窒化珪素膜上に凹形状（断面で）の膜で形成し、
該多結晶シリコン膜の熱酸化をその凹形状の表出面から
進行させて住じる二酸化珪素でもって前記溝を完全に塞
ぐことを特徴とする半導体装置の製造方法によって達成
される。

〔作　用〕

溝内でＳｉ３Ｎ４膜上の多結晶シリコンが断面で見て凹
形状なので、その凹所内側表面は露出しており、この露
出（表出面）から酸化が進行し、従来の多結晶シリコン
上面からの酸化よりも大幅に広い面積での酸化というこ
とで多結晶シリコンの酸化時間が従来よりも短縮できる
。また、５ｉＪ４膜上の全面に形成した多結晶シリコン
膜を溝内を残してそれ以外をエツチング除去する際に、
溝内多結晶シリコンのエツチング量は従来よりも大幅に
少なくてすみ、５ｉＪ４膜表出でエツチングを停止する
ことができるので、不所望のＳｉ３Ｎ４膜除去が回避で
きる。

〔実施例〕

以下、添付図面を参照して本発明の実施態様例によって
本発明の詳細な説明する。

第１Ａ図ないし第１Ｆ図は本発明にしたがって半導体装
置アイソレーション領域を形成する工程を説明する半導
体装置の部分断面図である。

第１Ａ図は従来の場合の第２Ａ図と同じ状態を示し、先
に説明したように、シリコン基板１１に５ｉ（ｈ膜１２
とレジスト層１３とを利用してＲＩＥ法による選択エツ
チングで溝（トレンチ）１５を形成する。形成する溝１
５は、例えば、開口部幅が０．９趨で深さが２μである
。レジスト層１３およびＳｉｎ、膜１２を除去した後で
、第２Ｂ図と同じ状態を示す第１Ｂ図のように、シリコ
ン基板１１を熱酸化炉で酸化してＳｉ０ｇ膜（厚さ：５
０ｎｍ程度）１６を形成する。そして、ＣＶＤ膜成長装
置にて５ｉｘＮａ膜（厚さ＝５ＯｎＩ１１程度）１７を
形成する。

この’５ｉｓＮａ膜上にＣＶＤ法によってＳｉＯ□膜（
厚さ：５０ｎｍ程度）を形成してもよく、この場合には
、このＳｉＯ２膜を通しての酸素拡散による酸化が進行
するので、多結晶シリコンの酸化が一層促進できる。

次に、ＣＶＤ装置にてＳｉ３Ｎｍ膜１７上に多結晶シリ
コン膜（厚さ：　２５０〜３００ｎｍ）　１８を、第１
Ｃ図に示すように形成する。この多結晶シリコン膜１８
の厚さは溝開口部にてその合計厚さが少なくとも開口幅
の１ｉ２以上でなければならない。これは多結晶シリコ
ン膜が熱酸化物へ変化したときに溝開口を完全に塞ぐた
めである。もし、多結晶シリコン膜の厚さが不十分であ
ると溝の中央部に引は巣のような凹みが生じてしまう。

多結晶シリコン膜１８の上にポジ型フォトレジスのよう
なレジスト層１４を塗布し、全面露光（８秒程度）し、
現象して、溝凹所内の未露光部分（露光量の少ないとこ
ろ）が、第１Ｄ図のように、残る。この残すレジスト層
１４は露光量によって調節できる。

第１Ｅ図に示すように、多結晶シリコン膜１８をエツチ
ャー（ドライエツチング装置）で５ｉＪａ膜１７が表出
するまでエツチングする。そして、レジストＪｉｉ１４
を溶剤で除去する。このようにして溝内に凹形状の多結
晶シリコン膜１８が形成でき、その内側表面２０が表出
している。

熱酸化炉で１０００℃前後の反応温度にてウェットＯ！
（酸素）雰囲気中で多結晶シリコン膜１８を、第１Ｆ図
のように、酸化して（４００ｎｍ厚さ程度）、５ｉｆｔ
膜１９を形成する。この熱酸化では多結晶シリコン膜１
８の表面２０から全体的に酸化が進行して、溝をＳｉｎ
ｇ膜１９で完全に塞ぐ（埋める）ことができる。第１Ｆ
図では溝の底部に多結晶シリコン膜１８の一部が残って
いるが小さいので絶縁性などにとって特に問題とならな
いが、必要ならば、酸化をもっと行なって全て酸化して
もよい。

このようにして絶縁物アイソレーション領域が形成でき
る。

〔発明の効果〕

本発明によれば、溝内にその側面に沿って形成した凹形
状（断面で）多結晶シリコン膜をその内側表面から全面
的に酸化することができるので、所望の絶縁性を得るた
めに必要な酸化時間を従来よりも短かくできる。このこ
とは、同一酸化時間で処理する場合に、多結晶シリコン
膜の促進酸化がより深くできることになり、絶縁性向上
に寄与し、半導体装置の信頼性向上にもなる。また、多
結晶シリコン膜の溝内以外の部分をエツチング除去する
際に、その下の５ｉＪ４膜が表出したところでエツチン
グ停止ができるので、不所望な５ｉＪ４膜エツチング除
去とはならない。

【図面の簡単な説明】

第１Ａ図〜第１Ｆ図は本発明に係る製造方法にしたがっ
て絶縁物アイソレーション領域を形成する工程を説明す
る半導体装置の概略部分断面図であり、 第２Ａ図〜第２Ｆ図は、従来方法にしたがって絶縁物ア
イソレーション領域を形成する工程を説明する半導体装
置の概略部分断面図であり、第３Ａ図および第３Ｂ図は
、Ｓｉ３Ｎ４膜がエツチングされた場合の問題点を説明
する半導体装置の概略部分断面図である。 １１・・・シリコン基板、　　１４・・・レジスト層、
１５・・・溝、　　　　　　１６・・・Ｓｉ０ｇ膜、１
７・・・５ｉＪ４膜、 １８・・・多結晶シリコン膜、 １９・・・ＳｉＯ□膜。

Claims (1)

【特許請求の範囲】
1. １、シリコン基板に溝を形成し、該溝の側面上に窒化珪
   素膜を形成し、その溝内に多結晶シリコンを形成し、該
   多結晶シリコンを酸化することによって絶縁物領域を形
   成する工程を含んでなる半導体装置の製造方法において
   、前記多結晶シリコンを前記溝の側面に沿って前記窒化
   珪素膜上に凹形状（断面で）の膜で形成し、該多結晶シ
   リコン膜の熱酸化をその凹形状の表出面から進行させて
   生じる二酸化珪素でもって前記溝を完全に塞ぐことを特
   徴とする半導体装置の製造方法。