JPH071858Y2 - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH071858Y2 JPH071858Y2 JP1989035073U JP3507389U JPH071858Y2 JP H071858 Y2 JPH071858 Y2 JP H071858Y2 JP 1989035073 U JP1989035073 U JP 1989035073U JP 3507389 U JP3507389 U JP 3507389U JP H071858 Y2 JPH071858 Y2 JP H071858Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- emitter
- output
- gain stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は演算増幅器に関し、更に詳しくはオフセットと
その温度ドリフトを小さくすることができる高精度の演
算増幅器に関する。
その温度ドリフトを小さくすることができる高精度の演
算増幅器に関する。
（従来の技術） 第２図は一般的な１段の演算増幅器（OPアンプともい
う）の回路例を示す図である。この演算増幅器は、＋と
−の差動信号入力を受ける差動入力部１と、該差動入力
部１の差動出力を受けるゲインステージ部２と、該ゲイ
ンステージ部２の出力を受ける電流増幅用のダイアモン
ドバッファ部３とで構成されている。差動入力部１は、
トランジスタQ1,Q2、これらトランジスタQ1,Q2に一定の
電流値を与える電流源CS2,CS3及びトランジスタQ1,Q2の
出力を共通に受ける電流源CS1より構成されている。
う）の回路例を示す図である。この演算増幅器は、＋と
−の差動信号入力を受ける差動入力部１と、該差動入力
部１の差動出力を受けるゲインステージ部２と、該ゲイ
ンステージ部２の出力を受ける電流増幅用のダイアモン
ドバッファ部３とで構成されている。差動入力部１は、
トランジスタQ1,Q2、これらトランジスタQ1,Q2に一定の
電流値を与える電流源CS2,CS3及びトランジスタQ1,Q2の
出力を共通に受ける電流源CS1より構成されている。
ゲインステージ部２は、差動入力部１の出力を差動で受
けるトランジスタQ3,Q4、トランジスタQ3,Q4の出力を受
けるカレントミラー回路より構成されている。該カレン
トミラー回路は、トランジスタQ5〜Q7で構成されてい
る。トランジスタQ3のコレクタはトランジスタQ7のコレ
クタに接続され、トランジスタQ4のコレクタはトランジ
スタQ5のコレクタに接続されている。
けるトランジスタQ3,Q4、トランジスタQ3,Q4の出力を受
けるカレントミラー回路より構成されている。該カレン
トミラー回路は、トランジスタQ5〜Q7で構成されてい
る。トランジスタQ3のコレクタはトランジスタQ7のコレ
クタに接続され、トランジスタQ4のコレクタはトランジ
スタQ5のコレクタに接続されている。
トランジスタQ6,Q7のエミッタには、それぞれ抵抗R1,R2
が接続され、これら抵抗の他端はグラウンドに接地され
ている。C1はトランジスタQ4とQ5の接続点とグラウンド
間に接続された位相補償用のコンデンサである。また、
トランジスタQ3,Q4のベースにはバイアス電圧VBが与え
られている。
が接続され、これら抵抗の他端はグラウンドに接地され
ている。C1はトランジスタQ4とQ5の接続点とグラウンド
間に接続された位相補償用のコンデンサである。また、
トランジスタQ3,Q4のベースにはバイアス電圧VBが与え
られている。
ダイアモンドバッファ部３は、トランジスタQ8〜Q11及
び電流源CS4,CS5より構成されている。ゲインステージ
部２のシングル出力を受けるトランジスタQ8はそのエミ
ッタが電流源CS4と接続され、該電流源CS4の他端はグラ
ウンドに接地されている。前記トランジスタQ8とトラン
ジスタQ9のベースは共通化されゲインステージ部２の出
力を受けるようになっている。トランジスタQ8,Q9及び
電流源CS4,CS5とで出力用トランジスタ回路をドライブ
するドライブ回路を構成している。
び電流源CS4,CS5より構成されている。ゲインステージ
部２のシングル出力を受けるトランジスタQ8はそのエミ
ッタが電流源CS4と接続され、該電流源CS4の他端はグラ
ウンドに接地されている。前記トランジスタQ8とトラン
ジスタQ9のベースは共通化されゲインステージ部２の出
力を受けるようになっている。トランジスタQ8,Q9及び
電流源CS4,CS5とで出力用トランジスタ回路をドライブ
するドライブ回路を構成している。
トランジスタQ9のエミッタには電流源CS5が直列接続さ
れており、電流源CS5の他端は電源に接続されている。
トランジスタQ10とQ11はコンプリメンタリ回路による出
力用トランジスタ回路を構成しており、Q10のベースに
はQ9のエミッタが、Q11のベースにはQ8のエミッタがそ
れぞれ接続されている。そして、トランジスタQ10,Q11
の共通接続点が出力（OUT）端子となっている。
れており、電流源CS5の他端は電源に接続されている。
トランジスタQ10とQ11はコンプリメンタリ回路による出
力用トランジスタ回路を構成しており、Q10のベースに
はQ9のエミッタが、Q11のベースにはQ8のエミッタがそ
れぞれ接続されている。そして、トランジスタQ10,Q11
の共通接続点が出力（OUT）端子となっている。
このように構成された回路において、差動入力は差動入
力部１の入力部に入り、該差動入力部１の出力は、ゲイ
ンステージ部２に差動で与えられる。該ゲインステージ
部２は、差動入力を増幅すると共に、シングルエンドの
信号に変換し、ダイアモンドバッファ部３に送る。ダイ
アモンドバッファ部３は、入力された信号に応じて電流
増幅を行い、出力端子に出力している。
力部１の入力部に入り、該差動入力部１の出力は、ゲイ
ンステージ部２に差動で与えられる。該ゲインステージ
部２は、差動入力を増幅すると共に、シングルエンドの
信号に変換し、ダイアモンドバッファ部３に送る。ダイ
アモンドバッファ部３は、入力された信号に応じて電流
増幅を行い、出力端子に出力している。
（考案が解決しようとする課題） 前述した従来回路においては、ゲインステージ部２にお
いて、トランジスタQ3,Q4のコレクタ・ベース間電圧VCB
が異なっているため、これらトランジスタを流れる差動
電流に誤差を生じる。この誤差は、シングルエンド信号
のオフセットとなって現れる。ダイアモンドバッファ部
３は、このオフセットが含まれた信号により駆動される
結果、出力オフセットとして現れる。また、このオフセ
ットによる温度ドリフトも悪化してしまうという不具合
があった。
いて、トランジスタQ3,Q4のコレクタ・ベース間電圧VCB
が異なっているため、これらトランジスタを流れる差動
電流に誤差を生じる。この誤差は、シングルエンド信号
のオフセットとなって現れる。ダイアモンドバッファ部
３は、このオフセットが含まれた信号により駆動される
結果、出力オフセットとして現れる。また、このオフセ
ットによる温度ドリフトも悪化してしまうという不具合
があった。
本考案はこのような課題に鑑みてなされたものであっ
て、その目的はオフセット及び温度ドリフトの小さい演
算増幅器を実現することにある。
て、その目的はオフセット及び温度ドリフトの小さい演
算増幅器を実現することにある。
（課題を解決するための手段） 前記した課題を解決する本考案は、２つのトランジスタ
のエミッタが共通接続されそれぞれのベースに入力され
る差動入力信号を差動増幅しコレクタより差動出力信号
が得られる差動入力部と、 該差動入力部の差動出力信号を差動で受ける２つのトラ
ンジスタとこの２つのトランジスタの出力信号を受ける
カレントミラー回路よりなり差動入力部から与えられる
差動の信号を差動増幅するゲインステージ部と、 ２つのトランジスタによりコンプリメンタリ回路を形成
してなる出力用トランジスタ回路と、他端がグラウンド
に接続された電流源がエミッタに直列接続されたトラン
ジスタと他端が電源に接続された電流源がエミッタに直
列接続されたトランジスタからなりこの２つのトランジ
スタのベースには前記ゲインステージ部の一方のトラン
ジスタのコレクタ出力が共通に加えられると共に各トラ
ンジスタのエミッタが前記出力用トランジスタ回路のベ
ースにそれぞれ接続されるドライブ回路からなるダイア
モンドバッファ部から構成された演算増幅器において、 他端がグラウンドに接続された電流源がエミッタに直列
接続されたトランジスタと他端が電源に接続された電流
源がエミッタに直列接続されたトランジスタからなりこ
の２つのトランジスタのベースには前記ゲインステージ
部の他方のトランジスタのコレクタ出力が共通に加えら
れるダミーのドライブ回路を備えたことを特徴とする。
のエミッタが共通接続されそれぞれのベースに入力され
る差動入力信号を差動増幅しコレクタより差動出力信号
が得られる差動入力部と、 該差動入力部の差動出力信号を差動で受ける２つのトラ
ンジスタとこの２つのトランジスタの出力信号を受ける
カレントミラー回路よりなり差動入力部から与えられる
差動の信号を差動増幅するゲインステージ部と、 ２つのトランジスタによりコンプリメンタリ回路を形成
してなる出力用トランジスタ回路と、他端がグラウンド
に接続された電流源がエミッタに直列接続されたトラン
ジスタと他端が電源に接続された電流源がエミッタに直
列接続されたトランジスタからなりこの２つのトランジ
スタのベースには前記ゲインステージ部の一方のトラン
ジスタのコレクタ出力が共通に加えられると共に各トラ
ンジスタのエミッタが前記出力用トランジスタ回路のベ
ースにそれぞれ接続されるドライブ回路からなるダイア
モンドバッファ部から構成された演算増幅器において、 他端がグラウンドに接続された電流源がエミッタに直列
接続されたトランジスタと他端が電源に接続された電流
源がエミッタに直列接続されたトランジスタからなりこ
の２つのトランジスタのベースには前記ゲインステージ
部の他方のトランジスタのコレクタ出力が共通に加えら
れるダミーのドライブ回路を備えたことを特徴とする。
（作用） 出力段を構成するダイアモンドバッファ部のドライブ回
路と同一構成のダミーをゲインステージ部に接続する。
このような構成にすることにより、ゲインステージ部か
らダイアモンドバッファ部に流れ込む電流をキャンセル
することができ、オフセット及び温度ドリフトを小さく
することができる。
路と同一構成のダミーをゲインステージ部に接続する。
このような構成にすることにより、ゲインステージ部か
らダイアモンドバッファ部に流れ込む電流をキャンセル
することができ、オフセット及び温度ドリフトを小さく
することができる。
（実施例） 以下、図面を参照して本考案の実施例を詳細に説明す
る。
る。
第１図は本考案の一実施例を示す電気回路図である。図
において、10はゲインステージ部２のトランジスタQ3の
コレクタに接続されたダミーのドライブ回路である。該
ドライブ回路10は、トランジスタQ20,Q21及び電流源CS1
0,CS11より構成されている。トランジスタQ20,Q21は共
通ベースとなっており、トランジスタQ20のエミッタに
は電流源CS10が直列接続され、トランジスタQ21のエミ
ッタには電流源CS11が直列接続されている。電流源CS10
の他端は接地され、CS11の他端は電源に接続されてい
る。
において、10はゲインステージ部２のトランジスタQ3の
コレクタに接続されたダミーのドライブ回路である。該
ドライブ回路10は、トランジスタQ20,Q21及び電流源CS1
0,CS11より構成されている。トランジスタQ20,Q21は共
通ベースとなっており、トランジスタQ20のエミッタに
は電流源CS10が直列接続され、トランジスタQ21のエミ
ッタには電流源CS11が直列接続されている。電流源CS10
の他端は接地され、CS11の他端は電源に接続されてい
る。
以上の構成より明らかなように、該ドライブ回路10は、
ダイアモンドバッファ部３内のドライブ回路と同一構成
となっている。相違点は、ドライブ回路10がトランジス
タQ3のコレクタに接続されているのに対して、ダイアモ
ンドバッファ部３内ドライブ回路がトランジスタQ4のコ
レクタに接続されている点である。このように構成され
た回路の動作を説明すれば、以下のとおりである。
ダイアモンドバッファ部３内のドライブ回路と同一構成
となっている。相違点は、ドライブ回路10がトランジス
タQ3のコレクタに接続されているのに対して、ダイアモ
ンドバッファ部３内ドライブ回路がトランジスタQ4のコ
レクタに接続されている点である。このように構成され
た回路の動作を説明すれば、以下のとおりである。
差動入力信号は、差動入力部１に入って差動増幅され
る。この増幅された信号は、続くゲインステージ部２に
入る。ゲインステージ部２は、差動入力信号をシングル
エンドの信号に変換し、かつ増幅してダイアモンドバッ
ファ部３に出力する。ダイアモンドバッファ部３では、
ゲインステージ部２の出力を受けて電流増幅し、出力端
子OUTに出力する。
る。この増幅された信号は、続くゲインステージ部２に
入る。ゲインステージ部２は、差動入力信号をシングル
エンドの信号に変換し、かつ増幅してダイアモンドバッ
ファ部３に出力する。ダイアモンドバッファ部３では、
ゲインステージ部２の出力を受けて電流増幅し、出力端
子OUTに出力する。
ここで、ダイアモンドバッファ部３にゲインステージ部
２から流れ込む電流は、トランジスタQ8,Q9のベース電
流の和となる。従来回路では、この電流が差動電流誤
差、ひいてはオフセット及び温度ドリフトの原因となっ
ていた。本考案では、トランジスタQ4とペアをなすトラ
ンジスタQ3のコレクタにダミーのドライブ回路10を接続
している。従って、ダミーのドライブ回路のトランジス
タQ20,Q21にもトランジスタQ8,Q9に流れる電流と同じ大
きさの電流が流れる。これにより、トランジスタA3から
ドライブ回路10に流れる電流と、トランジスタQ4からダ
イアモンドバッファ部３内のドライブ回路に流れる電流
とが相殺される。この結果、ゲインステージ部２からダ
イアモンドバッファ部３に流れ込む電流が小さくなり、
オフセット及び温度ドリフトを小さく抑えることが可能
となる。
２から流れ込む電流は、トランジスタQ8,Q9のベース電
流の和となる。従来回路では、この電流が差動電流誤
差、ひいてはオフセット及び温度ドリフトの原因となっ
ていた。本考案では、トランジスタQ4とペアをなすトラ
ンジスタQ3のコレクタにダミーのドライブ回路10を接続
している。従って、ダミーのドライブ回路のトランジス
タQ20,Q21にもトランジスタQ8,Q9に流れる電流と同じ大
きさの電流が流れる。これにより、トランジスタA3から
ドライブ回路10に流れる電流と、トランジスタQ4からダ
イアモンドバッファ部３内のドライブ回路に流れる電流
とが相殺される。この結果、ゲインステージ部２からダ
イアモンドバッファ部３に流れ込む電流が小さくなり、
オフセット及び温度ドリフトを小さく抑えることが可能
となる。
なお、ドライブ回路10には、ダイアモンドバッファ部３
のトランジスタQ10,Q11に相当するものがないので、ト
ランジスタQ8,Q9のベース電流の和と、トランジスタQ2
0,Q21のベース電流の和とは厳密には同じではない。し
かしながら、その誤差は従来例と比較すると非常に小さ
いので無視することができる。
のトランジスタQ10,Q11に相当するものがないので、ト
ランジスタQ8,Q9のベース電流の和と、トランジスタQ2
0,Q21のベース電流の和とは厳密には同じではない。し
かしながら、その誤差は従来例と比較すると非常に小さ
いので無視することができる。
（考案の効果） 以上、詳細に説明したように、本考案によれば出力段を
構成するダイアモンドバッファ部のドライブ回路と同一
構成のダミーをゲインステージ部に接続する構成にする
ことにより、ゲインステージ部からダイアモンドバッフ
ァ部に流れ込む電流をキャンセルすることができ、オフ
セット及び温度ドリフトを小さくすることができる。
構成するダイアモンドバッファ部のドライブ回路と同一
構成のダミーをゲインステージ部に接続する構成にする
ことにより、ゲインステージ部からダイアモンドバッフ
ァ部に流れ込む電流をキャンセルすることができ、オフ
セット及び温度ドリフトを小さくすることができる。
第１図は本考案の一実施例を示す電気回路図、第２図は
一般的な１段の演算増幅器の回路例を示す図である。 １……差動入力部、２……ゲインステージ部 ３……ダイアモンドバッファ部 10……ドライブ回路
一般的な１段の演算増幅器の回路例を示す図である。 １……差動入力部、２……ゲインステージ部 ３……ダイアモンドバッファ部 10……ドライブ回路
Claims (1)
- 【請求項１】２つのトランジスタのエミッタが共通接続
されそれぞれのベースに入力される差動入力信号を差動
増幅しコレクタより差動出力信号が得られる差動入力部
と、 該差動入力部の差動出力信号を差動で受ける２つのトラ
ンジスタとこの２つのトランジスタの出力信号を受ける
カレントミラー回路よりなり差動入力部から与えられる
差動の信号を差動増幅するゲインステージ部と、 ２つのトランジスタによりコンプリメンタリ回路を形成
してなる出力用トランジスタ回路と、他端がグラウンド
に接続された電流源がエミッタに直列接続されたトラン
ジスタと他端が電源に接続された電流源がエミッタに直
列接続されたトランジスタからなりこの２つのトランジ
スタのベースには前記ゲインステージ部の一方のトラン
ジスタのコレクタ出力が共通に加えられると共に各トラ
ンジスタのエミッタが前記出力用トランジスタ回路のベ
ースにそれぞれ接続されるドライブ回路からなるダイア
モンドバッファ部 から構成された演算増幅器において、 他端がグラウンドに接続された電流源がエミッタに直列
接続されたトランジスタと他端が電源に接続された電流
源がエミッタに直列接続されたトランジスタからなりこ
の２つのトランジスタのベースには前記ゲインステージ
部の他方のトランジスタのコレクタ出力が共通に加えら
れるダミーのドライブ回路を備えたことを特徴とする演
算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989035073U JPH071858Y2 (ja) | 1989-03-28 | 1989-03-28 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989035073U JPH071858Y2 (ja) | 1989-03-28 | 1989-03-28 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126417U JPH02126417U (ja) | 1990-10-18 |
| JPH071858Y2 true JPH071858Y2 (ja) | 1995-01-18 |
Family
ID=31540113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989035073U Expired - Lifetime JPH071858Y2 (ja) | 1989-03-28 | 1989-03-28 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071858Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607970B2 (ja) * | 1990-06-06 | 1997-05-07 | ローム株式会社 | オフセットキャンセル回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5836006A (ja) * | 1981-08-28 | 1983-03-02 | Hitachi Ltd | 演算増幅器 |
-
1989
- 1989-03-28 JP JP1989035073U patent/JPH071858Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02126417U (ja) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390848A (en) | Linear transconductance amplifier | |
| EP0938776A1 (en) | Folded-cascode amplifier stage | |
| JPH0121642B2 (ja) | ||
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPH04369878A (ja) | 磁気抵抗効果素子回路 | |
| JPS6212692B2 (ja) | ||
| JPH071858Y2 (ja) | 演算増幅器 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPS6115622Y2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JPH018005Y2 (ja) | ||
| JP2739905B2 (ja) | インターフエイス回路 | |
| JPS6259926B2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPS6224962B2 (ja) | ||
| JP3060964B2 (ja) | 指数増幅器 | |
| US4746877A (en) | Direct-coupled wideband amplifier | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH02253708A (ja) | 演算増幅器 | |
| JPH0516767B2 (ja) | ||
| JPH11168331A (ja) | 交流結合バッファ回路 | |
| JP2982188B2 (ja) | 差動増幅回路 |