JPH0198320A - カウンタ回路 - Google Patents
カウンタ回路Info
- Publication number
- JPH0198320A JPH0198320A JP25582487A JP25582487A JPH0198320A JP H0198320 A JPH0198320 A JP H0198320A JP 25582487 A JP25582487 A JP 25582487A JP 25582487 A JP25582487 A JP 25582487A JP H0198320 A JPH0198320 A JP H0198320A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- basic
- basic signal
- input
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 34
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカウンタ回路に関する。
第３図は従来のカウンタ回路の回路図、第４図（１）、
（２）はその動作を示すタイムチャートである。
（２）はその動作を示すタイムチャートである。
このカウンタ１は複数のフリップフロップ’１ ＋ １
２ ＋・・・＋ｌｎからなり、制御信号入力線３から計
測開始信号ｘｏが入力されるとリセットされ、基本信号
入力線２からの基本信号φ０のその後の最初の立上がり
から基本信号φ０の計数を開始する （第４図（１）、
（２））。
２ ＋・・・＋ｌｎからなり、制御信号入力線３から計
測開始信号ｘｏが入力されるとリセットされ、基本信号
入力線２からの基本信号φ０のその後の最初の立上がり
から基本信号φ０の計数を開始する （第４図（１）、
（２））。
上述した従来のカウンタ回路は、基本信号が直接入力さ
れており、任意のタイミングで発生する計測開始信号ｘ
ｏが入力された後の基本信号φ。
れており、任意のタイミングで発生する計測開始信号ｘ
ｏが入力された後の基本信号φ。
の最初の立上がりから計数を開始するので、計測開始信
号ＸＯが入力されてから実際に計数が開始されるまで最
大で基本信号φ０の１周期分の時間Ｔがかかってしまう
という欠点がある。
号ＸＯが入力されてから実際に計数が開始されるまで最
大で基本信号φ０の１周期分の時間Ｔがかかってしまう
という欠点がある。
本発明のカウンタ回路は、計測開始信号と基本信号とを
入力し、計測開始信号が入力されたときの基本信号の状
態により、直後の基本信号の電位変化がカウンタ動作を
開始するものとなるように基本信号を反転し、あるいは
反転せずにカウンタへ出力する基本信号切換回路を有す
る。
入力し、計測開始信号が入力されたときの基本信号の状
態により、直後の基本信号の電位変化がカウンタ動作を
開始するものとなるように基本信号を反転し、あるいは
反転せずにカウンタへ出力する基本信号切換回路を有す
る。
したがって、計測開始信号が入力されてから実際に計測
を開始するまでの時間は最大で基本信号の１Ｉ２周期と
なる。
を開始するまでの時間は最大で基本信号の１Ｉ２周期と
なる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のカウンタ回路の一実施例の回路図、第
２図（１）、（２）はその動作を示すタイムチャートで
ある。
２図（１）、（２）はその動作を示すタイムチャートで
ある。
本実施例は第３図に示した従来のカウンタ回路に、ゲー
ト回路群５．１ビツトラッチ回路６からなる基本信号切
換回路４を設けたものである。この基本信号切換回路４
は基本信号φ。と計測開始信号Ｘｏを入力し、計測開始
信号ｘ０が入力されたときの基本信号φ０がロウレベル
のときには基本信号φ。をそのままカウンタｌへ出力し
、計測開始信号ＸＯが入力されたときの基本信号φ０が
ハイレベルのときには基本信号φ０を反転させてカウン
タ１へ出力する。ゲート回路群５はナントゲート５１〜
５３とインバータ５４＋５５から構成され、１ビツトラ
ッチ回路６はＮチャネルトランジスタ６Ｉとインバータ
６２＋６３から構成されている。Ｎチャネルトランジス
タ６１のゲートは計測開始信号Ｘ６が印加される制御信
号入力線３と接続され、ソースは基本信号φ。が印加さ
れる基本信号入力！！２が入力端子に接続されているイ
ンバータ５５の出力端子と接続され、ドレインはインバ
ータ６２の出力端子とインバータ６３の入力端子に共通
に接続されている。このインバータ６２の入力端子とイ
ンバータ６３の出力端子は共通に接続されて１ビツトラ
ッチ回路６の出力信号線とされる。基本信号φ０とイン
バータ５４によって１ビツトラッチ回路６の出力信号ｘ
１が反転された信号ｘ１とが入力されるナントゲート５
２はこれらの否定論理積である信号φ１を、インバータ
５５によって基本信号φ。が反転された信号Ｔｏと１ビ
ツトラッチ回路６の出力信号Ｘ１とが入力されたナント
ゲート５３はこれらの否定論理積である信号φ２をナン
トゲート５Ｉへ出力し、ナントゲート５１は信号φ１と
信号φ２の否定論理積である信号φ３をカウンタ１へ出
力する。
ト回路群５．１ビツトラッチ回路６からなる基本信号切
換回路４を設けたものである。この基本信号切換回路４
は基本信号φ。と計測開始信号Ｘｏを入力し、計測開始
信号ｘ０が入力されたときの基本信号φ０がロウレベル
のときには基本信号φ。をそのままカウンタｌへ出力し
、計測開始信号ＸＯが入力されたときの基本信号φ０が
ハイレベルのときには基本信号φ０を反転させてカウン
タ１へ出力する。ゲート回路群５はナントゲート５１〜
５３とインバータ５４＋５５から構成され、１ビツトラ
ッチ回路６はＮチャネルトランジスタ６Ｉとインバータ
６２＋６３から構成されている。Ｎチャネルトランジス
タ６１のゲートは計測開始信号Ｘ６が印加される制御信
号入力線３と接続され、ソースは基本信号φ。が印加さ
れる基本信号入力！！２が入力端子に接続されているイ
ンバータ５５の出力端子と接続され、ドレインはインバ
ータ６２の出力端子とインバータ６３の入力端子に共通
に接続されている。このインバータ６２の入力端子とイ
ンバータ６３の出力端子は共通に接続されて１ビツトラ
ッチ回路６の出力信号線とされる。基本信号φ０とイン
バータ５４によって１ビツトラッチ回路６の出力信号ｘ
１が反転された信号ｘ１とが入力されるナントゲート５
２はこれらの否定論理積である信号φ１を、インバータ
５５によって基本信号φ。が反転された信号Ｔｏと１ビ
ツトラッチ回路６の出力信号Ｘ１とが入力されたナント
ゲート５３はこれらの否定論理積である信号φ２をナン
トゲート５Ｉへ出力し、ナントゲート５１は信号φ１と
信号φ２の否定論理積である信号φ３をカウンタ１へ出
力する。
次に、本実施例の動作を第２図（１）、（２）により説
明する。
明する。
（１）基本信号φ０がロウレベル時に計測開始信号Ｘ０
が入力された場合（第２図（１））。
が入力された場合（第２図（１））。
時刻１．に計測開始信号Ｘ６が入力すると、カウンタｌ
はリセットされ基本信号φ０の立上がり波形が入力され
るまでの計測待ち状態となるとともに１ピットラ−、子
回路６内のＮチャネルトランジスタ６１がオンし基本信
号φ０の状態が読み込まれ、１ビツトラッチ回路６の出
力信号ｘ１はロウレベルになる。このため、出力信号ｘ
１が入力されるナントゲート５３の出力信号φ２はハイ
レベルとなり、基本信号φ０と、出力信号Ｘ１がインバ
ータ５４によって反転された信号ｘ３、すなわちハイレ
ベルが入力されるナントゲート５２の出力信号φ宜は基
本信号φ０を反転させた信号Ｔ０となるので、これらの
否定論理積をとるナントゲート５１の出力信号φ３は基
本信号φ０となり、時刻ｔ２から基本信号φ０の１Ｉ２
周期Ｔ／２以内の時刻ｔ３から計測が開始される。
はリセットされ基本信号φ０の立上がり波形が入力され
るまでの計測待ち状態となるとともに１ピットラ−、子
回路６内のＮチャネルトランジスタ６１がオンし基本信
号φ０の状態が読み込まれ、１ビツトラッチ回路６の出
力信号ｘ１はロウレベルになる。このため、出力信号ｘ
１が入力されるナントゲート５３の出力信号φ２はハイ
レベルとなり、基本信号φ０と、出力信号Ｘ１がインバ
ータ５４によって反転された信号ｘ３、すなわちハイレ
ベルが入力されるナントゲート５２の出力信号φ宜は基
本信号φ０を反転させた信号Ｔ０となるので、これらの
否定論理積をとるナントゲート５１の出力信号φ３は基
本信号φ０となり、時刻ｔ２から基本信号φ０の１Ｉ２
周期Ｔ／２以内の時刻ｔ３から計測が開始される。
（２）基本信号φ０がハイレベルのときに計測開始信号
ＸＯが入力された場合（第２図（２））。
ＸＯが入力された場合（第２図（２））。
時刻ｔ、に計測開始信号ｘ０が入力されると、第２図（
１）の場合と同様にして１ビツトラッチ回路６の出力信
号ｘ１はハイレベルとなり、出力信号ｘｌが反転された
信号ｘｌ、すなわちロウレベルが入力されるナントゲー
ト５２の出力信号φｌはハイレベルとなり、出力信号ｘ
Ｉと基本信号φ０がインバータ５５によって反転された
不０が入力されるナントゲート５３の出力信号φ２は基
本信号φ０となるのでこれらの否定論理積をとるナント
ゲート５Ｉの出力信号φ３は基本信号φ０を反転させた
ものとなり、時刻ｔ１から基本信号φ０の１７２周期Ｔ
／２以内の時刻ｔ２から計測が開始される。
１）の場合と同様にして１ビツトラッチ回路６の出力信
号ｘ１はハイレベルとなり、出力信号ｘｌが反転された
信号ｘｌ、すなわちロウレベルが入力されるナントゲー
ト５２の出力信号φｌはハイレベルとなり、出力信号ｘ
Ｉと基本信号φ０がインバータ５５によって反転された
不０が入力されるナントゲート５３の出力信号φ２は基
本信号φ０となるのでこれらの否定論理積をとるナント
ゲート５Ｉの出力信号φ３は基本信号φ０を反転させた
ものとなり、時刻ｔ１から基本信号φ０の１７２周期Ｔ
／２以内の時刻ｔ２から計測が開始される。
なお、第２図（１）、（２）において斜線で示されてい
る時刻１．以前の１ビツトラッチ回路６の出力ＸＩ 、
ナントゲート５１〜５３の出力φ１〜φ３は不定を示す
ものであり、本実施例の動作には何ら影うを与えない。
る時刻１．以前の１ビツトラッチ回路６の出力ＸＩ 、
ナントゲート５１〜５３の出力φ１〜φ３は不定を示す
ものであり、本実施例の動作には何ら影うを与えない。
また１本実施例のカウンタは基本信号φ０の立上がりか
ら計測を開始するものとして説明したが、立下がりで動
作する場合にはナントゲート５２への入力を基本信号φ
０を反転させた信号下。と１ビツトラッチ回路６の出力
信号Ｘ！とし、ナントゲート５３への入力を基本信号φ
０と１ビツトラッチ回路６の出力信号ｘ１を反転させた
信号ｘ１とすれば計測開始信号ＸＯが入力されてから実
際に計測が開始されるまでの時間はいずれにしても基本
信号φ０の１／２周期Ｔ／２以内となる。
ら計測を開始するものとして説明したが、立下がりで動
作する場合にはナントゲート５２への入力を基本信号φ
０を反転させた信号下。と１ビツトラッチ回路６の出力
信号Ｘ！とし、ナントゲート５３への入力を基本信号φ
０と１ビツトラッチ回路６の出力信号ｘ１を反転させた
信号ｘ１とすれば計測開始信号ＸＯが入力されてから実
際に計測が開始されるまでの時間はいずれにしても基本
信号φ０の１／２周期Ｔ／２以内となる。
以上説明したように本発明は、計測開始信号が入力され
たときの基本信号の状態により基本信号を反転、または
反転せずに出力する基本信号切換回路を設けたことによ
り、計測開始信号が入力されてから実際に計測を開始す
るまでの時間が最大でも基本信号の１／２周期以内とな
り、計測開始の時間が早くなるという効果がある。
たときの基本信号の状態により基本信号を反転、または
反転せずに出力する基本信号切換回路を設けたことによ
り、計測開始信号が入力されてから実際に計測を開始す
るまでの時間が最大でも基本信号の１／２周期以内とな
り、計測開始の時間が早くなるという効果がある。
第１図は本発明のカウンタ回路の一実施例の回路図、第
２図（１）、（２）はそのタイムチャート、第３図はカ
ウンタ回路の従来例の回路図、第４図（１）、（２）は
そのタイムチャートである。 ｌ・・・カウンタ、 １、〜１ｎ…フリップフロップ、 ２・・・基本信号入力線、 ３・・・制御信号入力線、 ４・・・基本信号切換回路、 ５・・・ゲート回路群。 ５１〜５３・・・ナントゲート、 ５４ Ｉ ５５．６２．６３・・・インバータ、６・・
・１ビツトラッチ回路、 ６１・・・Ｎチャネルトランジスタ、 φ０・・・基本信号、 ＸＯ・・・計測開始信号、 ｘｌ・・・１ビツトラッチ回路６の出力信号、φｌ・・
・ナントゲート５２の出力信号、φ２・・・ナントゲー
ト５３の出力信号、φ３・・・ナンドゲー）５＋の出力
信号。
２図（１）、（２）はそのタイムチャート、第３図はカ
ウンタ回路の従来例の回路図、第４図（１）、（２）は
そのタイムチャートである。 ｌ・・・カウンタ、 １、〜１ｎ…フリップフロップ、 ２・・・基本信号入力線、 ３・・・制御信号入力線、 ４・・・基本信号切換回路、 ５・・・ゲート回路群。 ５１〜５３・・・ナントゲート、 ５４ Ｉ ５５．６２．６３・・・インバータ、６・・
・１ビツトラッチ回路、 ６１・・・Ｎチャネルトランジスタ、 φ０・・・基本信号、 ＸＯ・・・計測開始信号、 ｘｌ・・・１ビツトラッチ回路６の出力信号、φｌ・・
・ナントゲート５２の出力信号、φ２・・・ナントゲー
ト５３の出力信号、φ３・・・ナンドゲー）５＋の出力
信号。
Claims (1)
- 計測開始信号と基本信号とが入力され、計測開始信号が
入力されてリセットされた後の基本信号の最初の立上が
りまたは立下がり時刻から基本信号の計数を開始するカ
ウンタ回路において、計測開始信号と基本信号とを入力
し、計測開始信号が入力されたときの基本信号の状態に
より、直後の基本信号の電位変化がカウンタ動作を開始
するものとなるように基本信号を反転し、あるいは反転
せずにカウンタへ出力する基本信号切換回路を有するカ
ウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582487A JPH0198320A (ja) | 1987-10-09 | 1987-10-09 | カウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582487A JPH0198320A (ja) | 1987-10-09 | 1987-10-09 | カウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0198320A true JPH0198320A (ja) | 1989-04-17 |
Family
ID=17284127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25582487A Pending JPH0198320A (ja) | 1987-10-09 | 1987-10-09 | カウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0198320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162294A (ja) * | 1993-12-08 | 1995-06-23 | Yamaha Corp | パルス計数回路およびパルス切換回路 |
-
1987
- 1987-10-09 JP JP25582487A patent/JPH0198320A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162294A (ja) * | 1993-12-08 | 1995-06-23 | Yamaha Corp | パルス計数回路およびパルス切換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3976949A (en) | Edge sensitive set-reset flip flop | |
| JPH07202686A (ja) | パルス発生器 | |
| US4160154A (en) | High speed multiple event timer | |
| US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
| JPH0198320A (ja) | カウンタ回路 | |
| JPH0296422A (ja) | クロック発生回路 | |
| JPS6233394Y2 (ja) | ||
| RU2012133C1 (ru) | Преобразователь униполярного кода в дельта-код | |
| JPH01114112A (ja) | 消費電力低減回路 | |
| SU1580534A1 (ru) | Троичное счетное устройство | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| RU2019033C1 (ru) | Преобразователь двоичного кода в двоично-десятичный | |
| SU1248063A1 (ru) | Счетчик импульсов с числом состо ни 2 @ -1 | |
| JP2564812B2 (ja) | 計数回路 | |
| JPH0735454Y2 (ja) | パルス幅伸張回路 | |
| SU1599969A1 (ru) | Однофазный D-триггер | |
| JPS62177465A (ja) | 試験信号発生回路 | |
| JPS6166571A (ja) | サイリスタ・インバ−タのゲ−トパルス制御装置 | |
| JPS59211317A (ja) | フリツプフロツプ | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0437215A (ja) | 微分パルス作成回路 | |
| JPH01282925A (ja) | カウンタ装置 | |
| JPS6266165A (ja) | パルス周期入力装置 | |
| JPS639686B2 (ja) | ||
| JPH0783245B2 (ja) | 連続パルス信号検出装置 |