JPH0199161A - 割込制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マルチプロセッサシステムにおける割込制
御方式に関するものである。

〔従来の技術〕

第４図は例えば特願昭５９−２０７９６４号の明細書及
び図面に示された従来の割込制御方式を示すブロック図
、第５図はその割込実行命令の構成を示すフォーマット
図であり、第３図はこの発明及び従来の割込制御方式が
適用されるマルチプロセッサシステムを示すシステム構
成図である。

第３図において、１は複数個のマイクロプロセッサ、２
は各マイクロプロセッサＩの処理に応じてデータの人出
力を行う、複数個の入出力装置、３はこれら各マイクロ
プロセッサｌ及び各入出力装置２が共通にアクセス可能
な共淘メモリ、４はこれら各マイクロプロセッサ１、各
入出力装置２、及び共力メモリ３を接続するバスであり
、５は前記各マイクロプロセッサｌ内に個別に備えられ
、それぞれか異なる複数のプログラムモジュールを格納
した個別メモリ、６は同じく前記マイクロプロセッサ１
内に個別に備えられ、入力された命令が割込実行命令で
あるか否かを判別する割込判定回路、７は前記共有メモ
リ３内にある作業キュー、８は同じく共有メモリ３内に
あり、マイクロプロセッサＩに所存されていないプログ
ラムモジュールの割込実行命令が出力されたことを判定
するプログラムモジュールコントロール回路である。

また、第４図において、９は第５図に示す割込実行命令
のコマンド部ＩＯに対応するコマンド信号がバス４より
入力され、そのコマンド信号が割込実行命令であるか否
かを判定して、割込実行命令であれば一致信号を出力す
るコマンドデコード回路、１１は当該マイクロプロセッ
サ１内に所有されている全てのプログラムモジュールの
番号を保持していて、その値をプログラム番号値として
出力するステータスメモリ、１２はバス４より入力され
る第５図に示す割込実行命令のプログラム番号部１３に
対応するプログラム番号信号と、１１ｑ記ステータスメ
モリ１１から人力されるプログラム番号値とを比較し、
プログラム番号信号と一致したプログラム番号値を検出
すると、そのプログラム番号値とともにプログラム番号
一致信号を出力するプログラム番号一致検出回路、１４
は前記コマンドデコード回路９からの一致信号とプログ
ラム番号一致検出回路１２からのプログラム番号一致信
号との論理積をとって割込信号を出力するアンドゲート
であり、前記割込判定回路６はこれらによって構成され
ている。さらに、１５は前記マイクロプロセッサｌ内に
あって、前記アンドゲート１４からの割込信号を受け、
前記プログラム番号一致検出回路からのプログラム番号
値に対応したプログラムモジュールを実行する中央処理
装置（以下、ｃｐｕという）である。

次に動作について説明する。自己が所有していないプロ
グラムモジュールの処理が必要となったマイクロプロセ
ッサ１、あるいは、プログラムモジュールの処理を直接
要求する入出力装置２は、第５図に示したフォーマット
からなる割込実行命令を、バス４を経由して他のマイク
ロプロセッサｌへ出力する。他のマイクロプロセッサｌ
では、その割込実行命令のコマンド部ＩＯに対応するコ
マンド信号が、バス４より割込判定回路６のコマンドデ
コード回路９に入力され、コマンドデコード回路９は割
込実行命令が出力されたことを検出し、一致信号を出力
する。それと同時に、バス４より割込判定回路６のプロ
グラム番号一致検出回路１２に、割込実行命令のプログ
ラム番号部１３に対応するプログラム番号信号が入力さ
れ、プログラム番号一致検出回路１２は、それと自己が
所有しているプログラムモジュールの番号を記憶してい
るステータスメモリ１１からのプログラム番号値との一
致検出を行う。その結果、プログラム、番号信号に一致
するプログラム番号値が検出されると、アンドゲート１
４にプログラム番号一致信号を出力し、ＣＰＵｌ５へそ
のプログラム番号値を出力する。アンドゲート１４はこ
のプログラム番号一致信号とコマンドデコード回路９か
らの一致信号との論理積に基づいて割込信号を生成し、
ＣＰＵ１５へ出力する。ＣＰＵ１５はこの割込信号を受
は取ると、プログラム番号一致結果回路１２が出力した
プログラム番号値を入力し、当該割込実行命令を発生し
たマイクロプロセッサ１に代わって、そのプログラム番
号値に対応するプログラムモジュールの処理を実行する
。

〔発明が解決しようとする問題点〕

従来の割込制御方式は以上のように構成されているので
、自己の所有していない複数のプログラムモジュールを
同時に処理したい場合、当該マイクロプロセッサｌは処
理したいそれぞれのプログラムモジュールに対して１つ
ずつ、割込実行命令を出力せねばならず、プログラムモ
ジュールが実行起動されるまでに時間がかかるという問
題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、１回の割込実行命令によって自己の所有して
いない複数のプログラムモジュールを同時に実行起動す
ることのできる割込制御方式を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る割込制御方式は、割込実行命令が当該マ
ルチプロセッサシステムの各プログラムモジュールにそ
れぞれ対応付けられたフラグビットで形成される実行プ
ログラムフラグ部を有し、自己の所有しているプログラ
ムモジュール以外のプログラムモジュールを複数処理す
る必要の生じたマイクロプロセッサは、当該処理する必
要のあるプログラムモジュールに対応付けられた全ての
フラグビットにフラグを立てた割込実行命令を出力し、
フラグの立てられた各フラグビットに対応付けられたプ
ログラムモジュールを所有しているマイクロプロセッサ
のそれぞれは、それらのプログラムモジュールの処理を
同時に実行起動するらのである。

〔作用〕

この発明における割込制御方式は、自己の所有している
プログラムモジュール以外のプログラムモジュールを複
数処理する必要の生じたマイクロプロセッサが、実行プ
ログラムフラグ部のフラグビット中の前記処理の必要が
生じたプログラムモジュールに対応付けられたフラグビ
ットの全てにフラグを立てた割込実行命令を他のマイク
ロプロセッサへ出力し、前記フラグの立てられたフラグ
ビットに対応付けられた各プログラムモジュールは、そ
れを所有している他のマイクロプロセッサによってそれ
ぞれ同時に実行起動される。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による割込制御方式を示すブロ
ック図、第２図はその割込実行命令の構成を示すフォー
マット図である。第１図において、４はバス、６は割込
判定回路、９はコマンドデコード回路、１５はＣＰＵで
あり、第４図に同一符号を付した従来のそれらと同一、
あるいは相当部分である。また、１６はバス４より入力
される第２図に示す割込実行命令に備えられて、このマ
ルチプロセッサシステム中の各プログラムモジュールに
それぞれ対応付けられたフラグビットで形成され、そこ
に立てられたフラグによってそのフラグビットに対応付
けられたプログラムモジュールの処理の要否を示す実行
プログラムフラグ部Ｉ７に対応する実行プログラムフラ
グ信号を一時保持する実行プログラムフラグ保持部、１
８は自己が所有しているプログラムモジュールの番号を
フラグ化したデータとして保持するステータスメモリ、
Ｉ９はこのステータスメモリ１８内のデータと前記実行
プログラムフラグ保持部Ｉ６に一時保持された実行プロ
グラムフラグ信号とを比較し、自己が所有するプログラ
ムモジュールの内、実行要求されたプログラムモジュー
ルを意味する実行モジュールフラグを抽出する実行要求
モジュール抽出部、２０は前記コマンドデコード回路９
及び実行要求モジュール抽出部１９の出力に基づいてＣ
ＰＵｌ５へ割込をかける割込制御回路であり、割込判定
回路６はこれらと前記コマンドデコード回路とによって
構成されている。

次に動作について説明する。自己が所有していないプロ
グラムモジュールの処理が必要となったマイクロプロセ
ッサｌは、第２図に示したフォーマットからなる割込実
行命令を、バス４を経由して他のマイクロプロセッサｌ
へ出力する。この割込実行命令では、このマルチプロセ
ッサシステムの各プログラムモジュールにそれぞれ対応
付けられたフラグビットで形成される実行プログラムフ
ラグ部Ｉ７の、処理を要求するプログラムモジュールに
対応付けられたフラグビットにフラグが立てられている
。図示の例では、＃２．＃５．＃６の番号のプログラム
モジュールが処理を要求されている。

この割込実行命令はバス４を経由して他のマイクロプロ
セッサｌにて受信され、それぞれの割込判定回路６の実
行プログラムフラグ保持部１６にて、当該割込実行命令
中の実行プログラムフラグ部１７に対応する実行プログ
ラムフラグ信号が保持される。同時に、割込実行命令の
コマンド部１０に対応するコマンド信号が、バス４より
割込判定回路６のコマンドデコード回路９に入力され、
コマンドデコード回路９は割込実行命令が出力されたこ
とを検出し、一致信号を割込制御回路２０へ出力する。

また、実行要求モジュール抽出部Ｉ９は実行プログラム
フラグ保持部１６に保持された実行プログラムフラグ信
号を、自己が所有しているプログラムモジュールの番号
をフラグ化したデータを記憶しているステータスメモリ
Ｉ８内のデータと比較し、自己が所有しているプログラ
ムモジュールの内の、実行要求されたプログラムモジュ
ールを伍味する実行モジュールフラグの抽出を行う。実
行要求モジュール抽出部１９は実行モジュールフラグを
抽出すると、フラグ一致信号を割込制御回路２０へ出力
し、割込制御回路２０はこのフラグ一致信号と前記コマ
ンドデコード回路９からの一致信号とに基づいて割込信
号を生成してＣＰＵｌ５へ出力する。ＣＰＵｌ５はこの
割込信号を受けると、実行要求モジュール抽出部１９よ
りそれが抽出した実行モジュールフラグを読み取り、そ
の実行モジュールフラグに対応付けられたプログラムモ
ジュールの処理を、当該割込実行命令を発生したマイク
ロプロセッサｌに代わって実行起動する。

以上のような処理を、実行プログラムフラグ部１７にフ
ラグが立てられているプログラムモジュールを所有して
いる他のマイクロプロセッサｌがそれぞれ実行すること
によって、自己の所存していないプログラムモジュール
が複数個同時に実行起動される。例えば、第２図に図示
される例で、＃２のプログラムモジュールが第１のマイ
クロプロセッサｌに、＃５のプログラムモジュールが第
２のマイクロプロセッサ１に、＃６のプログラムモジュ
ールが第３のマイクロプロセッサ１にそれぞれ所有され
ているとすると、第４のマイクロプロセッサｌが出力し
た第２図に示す割込実行命令によって、＃２．＃５．＃
６のプログラムモジュールが、第１〜第３のマイクロプ
ロセッサｌで同時に実行起動される。

なお、上記実施例では割込実行命令の伝送をバス４にて
行うものについて説明したが、別に専用の信号ラインを
設けてもよく、同様の動作を期待できる。

〔発明の効果〕

以上のように、この発明によれば自己の所有しているプ
ログラムモジュール以外のプログラムモジュールを複数
処理する必要の生じたマイクロプロセッサが、実行プロ
グラムフラグ部の対応付けられたフラグビットにフラグ
を立てた割込実行命令を出力し、フラグの立てられたフ
ラグビットに対応付けられたプログラムモジュールを所
有している他のマイクロプロセッサによって、そのプロ
グラムモジュールを同時に実行起動するように構成した
ので、１回の割込実行命令によって自己の所有していな
い複数のプログラムモジュールヲ同時に実行起動するこ
とができ、起動の際の処理時間を短縮することができる
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による割込制御方式を示す
ブロック図、第２図はその割込実行命令の構成を示すフ
ォーマット図、第３図はこの発明及び従来の割込制御方
式が適用されるマルチプロセッサシステムを示すシステ
ム構成図、第４図は従来の割込制御方式を示すブロック
図、第５図はその割込実行命令の構成を示すフォーマッ
ト図である。 ■はマイクロプロセッサ、２は入出力装置、３は兵馬メ
モリ、４はバス、ＩＯはコマンド部、１７は実行プログ
ラムフラグ部。 なお、図中、同一符号は同一、又は相当部分を示す。 （外２名） 第１図 ム 第２図

Claims (1)

【特許請求の範囲】
1. 自己が所有するそれぞれ異なった複数のプログラムモジ
   ュールに応じて動作する複数のマイクロプロセッサ、複
   数の入出力装置、及びそれらが共通にアクセス可能な共
   有メモリをバスで接続したマルチプロセッサシステムに
   よって、前記マイクロプロセッサが自己の所有している
   前記プログラムモジュール以外のプログラムモジュール
   を処理する必要が生じた場合、割込実行命令を他のマイ
   クロプロセッサへ出力し、当該プログラムモジュールを
   所有しているマイクロプロセッサが、前記割込実行命令
   を出力したマイクロプロセッサに代わってそのプログラ
   ムモジュールを処理する割込制御方式において、前記割
   込実行命令を前記各プログラムモジュールのそれぞれに
   対応付けられたフラグビットで形成される実行プログラ
   ムフラグ部とコマンド部とで構成し、前記自己の所有し
   ているプログラムモジュール以外のプログラムモジュー
   ルを処理する必要の生じたマイクロプロセッサは、当該
   処理する必要のあるプログラムモジュールに対応付けら
   れた前記フラグビット全てにフラグを立てた前記割込実
   行命令を出力し、前記フラグの立てられた各フラグビッ
   トに対応付けられたプログラムモジュールを所有する各
   マイクロプロセッサは同時にそのプログラムモジュール
   を実行起動することを特徴とする割込制御方式。