JPH02100149A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH02100149A JPH02100149A JP25351688A JP25351688A JPH02100149A JP H02100149 A JPH02100149 A JP H02100149A JP 25351688 A JP25351688 A JP 25351688A JP 25351688 A JP25351688 A JP 25351688A JP H02100149 A JPH02100149 A JP H02100149A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- program
- transfers
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 46
- 230000006870 function Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータに関し、特に大量のメ
モリを持ち、頻繁にメモリのアクセスをくり返す機能を
持たせるメモリアドレス回路に関する。
モリを持ち、頻繁にメモリのアクセスをくり返す機能を
持たせるメモリアドレス回路に関する。
従来、この種のマイクロコンピュータは、メモリをアク
セスする際各モメリのアドレスを１つ１つ指定していた
。
セスする際各モメリのアドレスを１つ１つ指定していた
。
特に４ビツトマイクｐコンピユータを用い、下位アドレ
スから上位アドレスに向って連続的にメモリをアクセス
する場合メモリのアドレスを４ビツトずつインクリメン
ト（＋１加算）シ、また、メモリ９アドレスが４ビツト
を越えている場合は、下位の４ビツトをインクリメント
し、かつケタ上りがあるかどうか判断して、次に上位の
４ビツトをインクリメントし、ケタ上りがあるかどうか
判断し次にさらに上位の４ビツトをインクリメントする
というように４ビツトずつインクリメントを繰り返して
、メモリアドレスを演算していた。
スから上位アドレスに向って連続的にメモリをアクセス
する場合メモリのアドレスを４ビツトずつインクリメン
ト（＋１加算）シ、また、メモリ９アドレスが４ビツト
を越えている場合は、下位の４ビツトをインクリメント
し、かつケタ上りがあるかどうか判断して、次に上位の
４ビツトをインクリメントし、ケタ上りがあるかどうか
判断し次にさらに上位の４ビツトをインクリメントする
というように４ビツトずつインクリメントを繰り返して
、メモリアドレスを演算していた。
上述した従来のメモリアドレス手段は、大量のメモリを
持ち頻繁にアクセスするにはそのアドレス演算にプログ
ラムステップ数がかかりまたプログラム作成もしにくい
という欠点がある。
持ち頻繁にアクセスするにはそのアドレス演算にプログ
ラムステップ数がかかりまたプログラム作成もしにくい
という欠点がある。
マイクロプロセッサ手段によりアクセスされるメモリ手
段と、前記マイクロプロセッサ手段によりアクセスされ
る前記メモリ手段をアドレスするアドレス手段とをそな
え、前記アドレス手段は、前記マイクロプロセッサ手段
が前記メモリ手段をアクセスすると前記メモリ手段のア
ドレスをインクリメントする機能を有している。
段と、前記マイクロプロセッサ手段によりアクセスされ
る前記メモリ手段をアドレスするアドレス手段とをそな
え、前記アドレス手段は、前記マイクロプロセッサ手段
が前記メモリ手段をアクセスすると前記メモリ手段のア
ドレスをインクリメントする機能を有している。
このように、本発明ではメモリをアクセス（読み出しま
たは書き込み）すると、自動的にインクリメントするア
ドレス用ハードを持をっため、プログラムで複雑なイン
クリメント操作をしなくて済むことになり、プログラム
のステップ数を減らしプログラムを作りやすくできる。
たは書き込み）すると、自動的にインクリメントするア
ドレス用ハードを持をっため、プログラムで複雑なイン
クリメント操作をしなくて済むことになり、プログラム
のステップ数を減らしプログラムを作りやすくできる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
マイクロプロセッサ１はまずメモリ２をアドレスするア
ドレス手段３にメモリ２のアドレスを転送し、次にメそ
す２ヘデータを転送する。アドレス手段３によって指定
されたメモリ２のアドレスにプロセッサ１からのデータ
が書き込まれる。この動作の後アドレス手段３はメモリ
２のアドレスをインクリメントする。
ドレス手段３にメモリ２のアドレスを転送し、次にメそ
す２ヘデータを転送する。アドレス手段３によって指定
されたメモリ２のアドレスにプロセッサ１からのデータ
が書き込まれる。この動作の後アドレス手段３はメモリ
２のアドレスをインクリメントする。
再ヒ、マイクロプロセッサ１がメモリ２ヘテータを転送
すると、この時メモリ２のアドレスは前回より１アドレ
ス分インクリメントされている。
すると、この時メモリ２のアドレスは前回より１アドレ
ス分インクリメントされている。
これらの動作を繰り返してメモリ２をアクセスすればメ
モリ２のアドレスを意識せずプログラムを作成できる。
モリ２のアドレスを意識せずプログラムを作成できる。
逆にメモリ２よりデータを転送する場合も同様のアドレ
ス動作をさせることができる。
ス動作をさせることができる。
（第２図参照）。
アドレス回路３は、第２図にその一構成例を示すように
、アドレスラッチ３−１とインクリメンタ３−２を有す
る。アドレスラッチ３−１にはプロセッサ１からデータ
バス４を介してスタートアドレスがラッチされる。ラッ
チ３〜１の出力は、プロセッサ１からメモリアクセス要
求信号５がくるたびにインクリメンタ３−２でインクリ
メントされ、ラッチ３−１に転送される。
、アドレスラッチ３−１とインクリメンタ３−２を有す
る。アドレスラッチ３−１にはプロセッサ１からデータ
バス４を介してスタートアドレスがラッチされる。ラッ
チ３〜１の出力は、プロセッサ１からメモリアクセス要
求信号５がくるたびにインクリメンタ３−２でインクリ
メントされ、ラッチ３−１に転送される。
第３図にアドレス回路３の他の構成を示す。
ラッチ３−１はスタートアドレスとも言うべきアドレス
をラッチし、ラッチ３−・３はストップアドレスとも言
うべきアドレスをラッチする。これら２つのアドレスは
ブイクロプロセッサ手段１でデータバス４を介して設定
できる。そして、ラッチ３−１のスタートアドレスから
メモリ２をアクセスしてデータを転送して行き、スター
トアドレスが順次インクリメンタ３−２でインクリメン
トされ最初に設定したラッチ３−３のストップアドレス
に達すると、一致検出回路３−４がマイクロフロセッサ
手段１に割り込みをかける。この構成によって、ある意
味のあるデータをスタート７Ｆレスからストップアドレ
スの間に転送することができ、プログラムの作成がさら
に容易になる。
をラッチし、ラッチ３−・３はストップアドレスとも言
うべきアドレスをラッチする。これら２つのアドレスは
ブイクロプロセッサ手段１でデータバス４を介して設定
できる。そして、ラッチ３−１のスタートアドレスから
メモリ２をアクセスしてデータを転送して行き、スター
トアドレスが順次インクリメンタ３−２でインクリメン
トされ最初に設定したラッチ３−３のストップアドレス
に達すると、一致検出回路３−４がマイクロフロセッサ
手段１に割り込みをかける。この構成によって、ある意
味のあるデータをスタート７Ｆレスからストップアドレ
スの間に転送することができ、プログラムの作成がさら
に容易になる。
以上説明したように本発明は、大量のメモリを持ったマ
イクロコンピュータで、メモリ専用のアドレス回路を追
加し、そのアドレス回路にインクリメント機能を付加す
ることにより、たとえば、外部の非同期信号を読みとり
メモリに蓄える場合、まずメモリのアドレスをセットし
、次に外部信号を読み取り、かつ、その外部信号をメモ
リに蓄える操作を実施するフローを考えると、メモリの
アドレスのセットを、プログラムしなくてすむのでプロ
グラムステップ数を減らしく最大２／３になる）または
、このため外部信号を高速で読み取ることができる効果
がある。
イクロコンピュータで、メモリ専用のアドレス回路を追
加し、そのアドレス回路にインクリメント機能を付加す
ることにより、たとえば、外部の非同期信号を読みとり
メモリに蓄える場合、まずメモリのアドレスをセットし
、次に外部信号を読み取り、かつ、その外部信号をメモ
リに蓄える操作を実施するフローを考えると、メモリの
アドレスのセットを、プログラムしなくてすむのでプロ
グラムステップ数を減らしく最大２／３になる）または
、このため外部信号を高速で読み取ることができる効果
がある。
第１図は本発明の一実施例を示すブロック図、第２図、
第３図はそれぞれアドレス手段の構成例を示すブロック
図である。 １・・・・・・マイクロプロセッサ手段、２・・・・・
・メモリ手段、３・・・・・・アドレス手段。 代理人 弁理士 内 原 晋
第３図はそれぞれアドレス手段の構成例を示すブロック
図である。 １・・・・・・マイクロプロセッサ手段、２・・・・・
・メモリ手段、３・・・・・・アドレス手段。 代理人 弁理士 内 原 晋
Claims (1)
- プロセッサ手段によりアクセスされるメモリ手段と、前
記プロセッサ手段によりアクセスされる前記メモリ手段
をアドレスするアドレス手段とをそなえ、前記アドレス
手段は、前記プロセッサ手段が前記メモリ手段をアクセ
スすると前記メモリ手段のアドレスをインクリメントす
る機能をそなえたことを特徴とするマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25351688A JPH02100149A (ja) | 1988-10-06 | 1988-10-06 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25351688A JPH02100149A (ja) | 1988-10-06 | 1988-10-06 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100149A true JPH02100149A (ja) | 1990-04-12 |
Family
ID=17252456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25351688A Pending JPH02100149A (ja) | 1988-10-06 | 1988-10-06 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134500A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | 音声応答装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786959A (en) * | 1980-11-19 | 1982-05-31 | Matsushita Electric Ind Co Ltd | Data transfer control system |
| JPS60121582A (ja) * | 1983-12-02 | 1985-06-29 | Mitsubishi Electric Corp | 半導体情報記憶装置 |
-
1988
- 1988-10-06 JP JP25351688A patent/JPH02100149A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786959A (en) * | 1980-11-19 | 1982-05-31 | Matsushita Electric Ind Co Ltd | Data transfer control system |
| JPS60121582A (ja) * | 1983-12-02 | 1985-06-29 | Mitsubishi Electric Corp | 半導体情報記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134500A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | 音声応答装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2957177B2 (ja) | マイクロコンピユータ | |
| JPH0724029B2 (ja) | エミュレーション装置 | |
| US5051890A (en) | Program/data memory employed in microcomputer system | |
| JPH02100149A (ja) | マイクロコンピュータ | |
| JP2611491B2 (ja) | マイクロプロセッサ | |
| JPH06274462A (ja) | 共有メモリの非同期書込み方式 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JPH029401Y2 (ja) | ||
| JPS647520Y2 (ja) | ||
| JPH04134786A (ja) | メモリ・アドレス回路 | |
| JPS63129432A (ja) | プログラム・アドレス・トレ−ス装置 | |
| JPH0154729B2 (ja) | ||
| JPS6141023B2 (ja) | ||
| JPH0470655B2 (ja) | ||
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPH04245346A (ja) | マイクロコンピュータシステム | |
| JPS63147245A (ja) | メモリアクセス方式 | |
| JPH06139084A (ja) | 情報処理装置 | |
| JPH0431939A (ja) | 外部記憶装置 | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JPH047762A (ja) | メモリアクセス方法 | |
| JPH01175646A (ja) | 履歴機能付き記憶装置 | |
| JPS62172458A (ja) | マイクロコンピユ−タシステムの出力ポ−トデ−タ設定回路 | |
| JPS61217833A (ja) | 演算処理装置 |