JPH02102566A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02102566A
JPH02102566A JP63257770A JP25777088A JPH02102566A JP H02102566 A JPH02102566 A JP H02102566A JP 63257770 A JP63257770 A JP 63257770A JP 25777088 A JP25777088 A JP 25777088A JP H02102566 A JPH02102566 A JP H02102566A
Authority
JP
Japan
Prior art keywords
semiconductor device
intermediate member
semiconductor chip
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63257770A
Other languages
English (en)
Inventor
Toshio Usuki
臼木　俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63257770A priority Critical patent/JPH02102566A/ja
Publication of JPH02102566A publication Critical patent/JPH02102566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ この発明はパワートランジスタ等に用いられるＴＯ−２
２０モールドタイプの半導体装置の内部構造に関するも
のである。
〔従来の技術１ 第３図は従来のＴｏ−２２０モールドタイプの半導体装
置のパッケージにアセンブリされた状態の斜視図、第４
図は第３図の側面図を示す。
図において、半導体装置のペース（１）上には半導体チ
ップ（３）が半田（４）を介してペースα）上のほぼ中
央に接着されている。また、半導体装置のリード部（２
）と半導体チップ（３）は金線等の金属細線（５）によ
シ接続されている。
配線時の半導体チップ（３）上面と金属細線（５）が接
続されるリード部Ｃ）との段差は通常１〜２ｍｍと大き
い。その後、半導体チップ（３）、金属細線（５）、リ
ード部■）の金線接続部を含みエポキシ等の樹脂（図示
せず）Ｋよりモールドされ、半導体装置が形成される。
〔発明が解決しようとする課題１ 従来の半導体装置は以上のように構成されていたので、
半導体チップ上面とリード部の金線接続部の段差が大き
いため、配線時のループ長の不安定による半導体装置の
特性のばらつきや歩留シの低下、また金属細線が長いた
めループ長が不安定でモールド時の樹脂の流れによる金
属細線の断線等の問題点があった。
この発明は上記の様な問題点を解消するためになされた
もので、半導体装置の特性のばらつきを押え、断線等の
不具合をなくすことができる半導体装置を得ることを目
的とする。
〔課題を解決するための手段１ この発明に係る半導体装置は半導体チップとリード部と
の段差の中間の高さの中間部材を用いると共に、半導体
チップとリードの金属細線の配線をこの中間部材を介し
て行うようにしたものであるＯ 〔作用１ この発明における中間部材はセラミックなどの絶縁物に
よシ構成され、その金属細線の配線部にはメタライズが
形成されている。
〔実施例１ 以下、この発明の一実施例を図について説明する。第１
図はこの発明のモールドタイプ半導体装置のパッケージ
にアセンブリされた状態の斜視図、第２図は第１図の側
面図を示す。
図において、（６）はこの発明によるセラミックで形成
された中間部材で、その上面には、メタライズ（６ａ）
　（６ｂ）が施こされ、金等の仕上げめっきがなされて
いる。また、この中間部材（６）の高さは、半導体チッ
プ（３）とリード部（２）の金属細線（５ａ）の接続部
の高さの約２程度となっておシ、そのベース（１）上へ
の取付位置も半導体チップ（３）と、リード部（２）と
のほぼ中間に位置させである。金属細線（５ａ）の配線
は、半導体チップ（３）から中間部材（６）上のメタラ
イズ部（６ａ）　（６ｂ）へ行われ、その後中間部材（
６）上のメタライズ部（６ａ）　（６ｂ）からリード部
（２）へ金属細線（５８）の配線が行われる。
この様な構造を用いることにより金属細線（５ａ）の配
線時の段差が小さくなり安定し九配線とループ長のばら
つきを押えることが出来る効果がある◎〔発明の効果１ 以上のようＫこの発明によれば、金属細線の配線を中間
部材を介して行うことＫよシ、安定した金属ＭＮＩａの
配線やループ長さのばらつきが押えられ、半導体装置の
特性のばらつきの低減、安定した歩留り、金属ｍ線の断
線等を防ぐ効果がある。
【図面の簡単な説明】
第１図はこの発明の半導体装置の一実施例の斜視図、第
２図は８１図の側面図、第３図は従来の半導体装置の斜
視図、第４図は第３１図の側面図を示す。 図中、α）は半導体装置のパッケージのベース部、伐）
はリード部、（３）は半導体チップ、（４）は半田、（
５）　（５ａ　）は金属細線、（６）は中間部材、（６
ａ）　（６ｂ）は中間部材（６）上に形成されたメタラ
イズ部、（７）は接着部材である。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. チップ接着面とワイヤで接続されるリードとが段差を有
    する構造の半導体装置のパッケージにおいて、前記チッ
    プと前記リードとの間に前記段差の中間の高さからなる
    中間部材を備えたことを特徴とする半導体装置。
JP63257770A 1988-10-12 1988-10-12 半導体装置 Pending JPH02102566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63257770A JPH02102566A (ja) 1988-10-12 1988-10-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63257770A JPH02102566A (ja) 1988-10-12 1988-10-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH02102566A true JPH02102566A (ja) 1990-04-16

Family

ID=17310858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63257770A Pending JPH02102566A (ja) 1988-10-12 1988-10-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH02102566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020106617A (ja) * 2018-12-26 2020-07-09 ネオフォトニクス・セミコンダクタ合同会社 光送信器及び検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020106617A (ja) * 2018-12-26 2020-07-09 ネオフォトニクス・セミコンダクタ合同会社 光送信器及び検査方法

Similar Documents

Publication Publication Date Title
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH02102566A (ja) 半導体装置
JPS6143436A (ja) ボンデイング方法
JPS61102040A (ja) 樹脂封止型半導体装置の製造方法
JPS6086851A (ja) 樹脂封止型半導体装置
JPH0399459A (ja) 樹脂封止型半導体装置
JPS63202948A (ja) リ−ドフレ−ム
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JPH01187841A (ja) 半導体装置
JPH05166964A (ja) 半導体装置
JP2913858B2 (ja) 混成集積回路
KR100218291B1 (ko) 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법
KR100364842B1 (ko) 반도체 패키지 및 그의 제조 방법
JPH02307233A (ja) 集積回路
JPS62185340A (ja) 半導体装置
JPH062710U (ja) 半導体パッケージ
JP2692904B2 (ja) ダイオードチップ内蔵型半導体装置とその製造方法
JPH033354A (ja) 半導体装置
JPH0720921Y2 (ja) 樹脂密封型半導体装置
JPH04318959A (ja) 半導体装置
KR940008291Y1 (ko) 플라스틱 반도체 패키지
JPH05175267A (ja) 半導体装置
JPH0595018A (ja) 半導体装置の製造方法
JPS6228780Y2 (ja)
JPH03272161A (ja) リードフレーム