JPH02307233A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH02307233A JPH02307233A JP1129167A JP12916789A JPH02307233A JP H02307233 A JPH02307233 A JP H02307233A JP 1129167 A JP1129167 A JP 1129167A JP 12916789 A JP12916789 A JP 12916789A JP H02307233 A JPH02307233 A JP H02307233A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- wire
- insulating film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型の集積回路のワイヤーボンディング
に関し、特に、ワイヤーボンディングループ形状による
半導体素子エツジショート及び半導体素子接着台部ショ
ートの不具合を皆無にする構造に関する。
に関し、特に、ワイヤーボンディングループ形状による
半導体素子エツジショート及び半導体素子接着台部ショ
ートの不具合を皆無にする構造に関する。
第3図に示すように、従来の樹脂封止型の集積回路(以
下モールドICと呼ぶ)びワイヤーボンディングは、半
導体素子l (以下チップと呼ぶ)を半導体素子接着台
部3 (以下チップ接着部と呼ぶ)ぶ接着し、外部リー
ド部6 (以下ステッチと呼ぶ)とをボンディングワイ
ヤー4を用いて、接続する。このボンディングワイヤー
4は、長いボンディングワイヤー形状、あるいはワイヤ
ーボンディング後のハンドリング等の振動による、ボン
ディングワイヤー形状が垂れ下がり、チンプエンジショ
ート12及びチップ接着台部ショート13のようになり
、製品の電気的特性で不良になるという問題がある。
下モールドICと呼ぶ)びワイヤーボンディングは、半
導体素子l (以下チップと呼ぶ)を半導体素子接着台
部3 (以下チップ接着部と呼ぶ)ぶ接着し、外部リー
ド部6 (以下ステッチと呼ぶ)とをボンディングワイ
ヤー4を用いて、接続する。このボンディングワイヤー
4は、長いボンディングワイヤー形状、あるいはワイヤ
ーボンディング後のハンドリング等の振動による、ボン
ディングワイヤー形状が垂れ下がり、チンプエンジショ
ート12及びチップ接着台部ショート13のようになり
、製品の電気的特性で不良になるという問題がある。
上述した従来のモールドICのボンディングワイヤー4
は、長いワイヤーボンディングあるいは、ワイヤーボン
ディング後のハンドリング等の振動によるボンデインク
ワイヤー形状の垂れ下がり発生し、チップエツジ/ヨー
ド12及びチップ接着台部ショート13になり、モール
ドICの品質上問題になり、品質低下の原因にもなると
いう欠点がある。
は、長いワイヤーボンディングあるいは、ワイヤーボン
ディング後のハンドリング等の振動によるボンデインク
ワイヤー形状の垂れ下がり発生し、チップエツジ/ヨー
ド12及びチップ接着台部ショート13になり、モール
ドICの品質上問題になり、品質低下の原因にもなると
いう欠点がある。
本発明の集積回路は、半導体素子表面と外部リード部表
面とに同一平面上に、一体物である絶縁フィルム膜を設
けて、前記絶縁フィルム膜は、半導体素子側及び外部リ
ード部側の所定のワイヤーボンディングする位置にボン
ディング用穴を有し、かつ前記ボンディング用穴を通し
て前記半導体素子と前記外部リード間をボンディングワ
イヤで接続して構成されている。
面とに同一平面上に、一体物である絶縁フィルム膜を設
けて、前記絶縁フィルム膜は、半導体素子側及び外部リ
ード部側の所定のワイヤーボンディングする位置にボン
ディング用穴を有し、かつ前記ボンディング用穴を通し
て前記半導体素子と前記外部リード間をボンディングワ
イヤで接続して構成されている。
次に、本発明について、図面を参照して説明する。
第1図は、本発明の第一の実施例の縦断面図である。
チップ1は、チップ接着台部3に接着されている。
チップlのボンディングバンド2の1stボンデイング
5及び2ndボンデイング7のそれぞれ所定位置に、1
stボンデイング用穴9及び2ndボンデイング用穴1
0の開いている絶縁フィルム膜8が、チップ1表面とス
テッチ6表面と同−表面上一体に接着されていて、チッ
プ1とステッチ6をボンディングワイヤー4で接続され
ている。
5及び2ndボンデイング7のそれぞれ所定位置に、1
stボンデイング用穴9及び2ndボンデイング用穴1
0の開いている絶縁フィルム膜8が、チップ1表面とス
テッチ6表面と同−表面上一体に接着されていて、チッ
プ1とステッチ6をボンディングワイヤー4で接続され
ている。
1stボンデイング用穴9及び2ndボンデイング用穴
lOが、所定位置に開いている絶縁フィルム8を、チッ
プ1表面とステッチ6表面と同−表面上一体に接着する
ことにより、長いワイヤーボンディングあるいはワイヤ
ーボンディング後のハンドリング等の振動によりボンデ
ィングワイヤー形状の垂れ下り11が発生したとしても
、絶縁フィルム膜8がある為に、チップエツジショート
及びチップ接着台部ンヨートすることが無くなる。
lOが、所定位置に開いている絶縁フィルム8を、チッ
プ1表面とステッチ6表面と同−表面上一体に接着する
ことにより、長いワイヤーボンディングあるいはワイヤ
ーボンディング後のハンドリング等の振動によりボンデ
ィングワイヤー形状の垂れ下り11が発生したとしても
、絶縁フィルム膜8がある為に、チップエツジショート
及びチップ接着台部ンヨートすることが無くなる。
第2図は、本発明の第二の実施例の縦断面図である。
チップ1は、ステッチ6の表面と同−表面上一体に、l
Stボンディング用穴9及び2ndボンデイング用穴1
0が所定位置に開いている絶縁フィルム膜8を接着させ
ている。
Stボンディング用穴9及び2ndボンデイング用穴1
0が所定位置に開いている絶縁フィルム膜8を接着させ
ている。
この構成は、本発明の第一の実施例に於いて8)ヲ明し
たように、長いワイヤーボンディングあるいはワイヤー
ボンディング後のハンドリング等の振動によるボンディ
ングワイヤー形状の垂れ下りTIの発生したとしても、
チップエツジショートにならないことはもちろん、チッ
プ接着台部3が無くてもワイヤーボンディングが出来て
、モールド樹脂の占有率が増す為に、モールドICの品
質を更に向上させる利点がある。
たように、長いワイヤーボンディングあるいはワイヤー
ボンディング後のハンドリング等の振動によるボンディ
ングワイヤー形状の垂れ下りTIの発生したとしても、
チップエツジショートにならないことはもちろん、チッ
プ接着台部3が無くてもワイヤーボンディングが出来て
、モールド樹脂の占有率が増す為に、モールドICの品
質を更に向上させる利点がある。
以上説明したように本発明は、1stボンデイング及び
2ndボンデイングの所定位置に穴を開けた絶縁フィル
ム膜をチップ表面と、ステッチ表面との同−面上一体に
接着して、長いボンディングワイヤーあるいはワイヤー
ボンディング後のハンドリング等で発生するチップエツ
ジショート及びチップ接着台部ンヨートの危険性を皆無
にすることができ品質の向上に効果がある。
2ndボンデイングの所定位置に穴を開けた絶縁フィル
ム膜をチップ表面と、ステッチ表面との同−面上一体に
接着して、長いボンディングワイヤーあるいはワイヤー
ボンディング後のハンドリング等で発生するチップエツ
ジショート及びチップ接着台部ンヨートの危険性を皆無
にすることができ品質の向上に効果がある。
第1図1第2図は本発明の所定の1stボンデイング、
2ndボンデイング位置穴を開けた絶縁フィルム膜を接
着させたモールドICの実施例を示す縦断面図、第3図
は従来のモールド川Cの一例を示す縦断面図である。 ■・・・・・・チップ、2・・・・・・ポンディングパ
ッド、3・・・・・・チップ接着台部、4・・・・・・
ボンディングワイヤー、5・・・・・・1stボンデイ
ング、6・・・・・・ステッチ、7・・・・・・2nd
ボンデイング、8・・・・・・絶縁フィルム膜、9・・
・・・・1stボンデイング用穴、10・・・・・・2
ndボンデイング用穴、11・・・・・・ボンディング
ワイヤー形状の垂れ下り、12・・・・・・チップエツ
ジ/ヨード、13・・・・・・チップ接着台部ショート
。
2ndボンデイング位置穴を開けた絶縁フィルム膜を接
着させたモールドICの実施例を示す縦断面図、第3図
は従来のモールド川Cの一例を示す縦断面図である。 ■・・・・・・チップ、2・・・・・・ポンディングパ
ッド、3・・・・・・チップ接着台部、4・・・・・・
ボンディングワイヤー、5・・・・・・1stボンデイ
ング、6・・・・・・ステッチ、7・・・・・・2nd
ボンデイング、8・・・・・・絶縁フィルム膜、9・・
・・・・1stボンデイング用穴、10・・・・・・2
ndボンデイング用穴、11・・・・・・ボンディング
ワイヤー形状の垂れ下り、12・・・・・・チップエツ
ジ/ヨード、13・・・・・・チップ接着台部ショート
。
Claims (1)
- 半導体素子表面と外部リード部表面とに同一平面上に、
一体物である絶縁フィルム膜を設けて、前記絶縁フイル
ム膜は、半導体素子側及び外部リード部側の所定のワイ
ヤーボンディングする位置にボンディング用穴を有し、
かつ前記ボンディング用穴を通して前記半導体素子と前
記外部リード間をボンディングワイヤで接続しているこ
とを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129167A JPH02307233A (ja) | 1989-05-22 | 1989-05-22 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129167A JPH02307233A (ja) | 1989-05-22 | 1989-05-22 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02307233A true JPH02307233A (ja) | 1990-12-20 |
Family
ID=15002800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1129167A Pending JPH02307233A (ja) | 1989-05-22 | 1989-05-22 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02307233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955778A (en) * | 1996-10-08 | 1999-09-21 | Nec Corporation | Lead frame with notched lead ends |
-
1989
- 1989-05-22 JP JP1129167A patent/JPH02307233A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955778A (en) * | 1996-10-08 | 1999-09-21 | Nec Corporation | Lead frame with notched lead ends |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0745778A (ja) | リードフレーム及び半導体装置 | |
| JPH02307233A (ja) | 集積回路 | |
| JP2785324B2 (ja) | マルチチップパッケージ構造 | |
| JP3250992B2 (ja) | 積層チップパッケージ | |
| JPS6141246Y2 (ja) | ||
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPH01179351A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| KR200154510Y1 (ko) | 리드 온 칩 패키지 | |
| JPH04349655A (ja) | 樹脂封止型マルチチップパッケージ | |
| JPH04174548A (ja) | リードフレーム | |
| JPH11307483A (ja) | 半導体装置の製法および半導体装置 | |
| JPH02275655A (ja) | 混成集積回路 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JPH06334100A (ja) | 半導体装置及びそのリードフレーム | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JPH0714967A (ja) | リードフレーム | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| KR970003888A (ko) | 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JP2001326314A (ja) | 半導体装置 | |
| JPH02102566A (ja) | 半導体装置 |