JPH02103636A - 付加演算装置 - Google Patents
付加演算装置Info
- Publication number
- JPH02103636A JPH02103636A JP63255799A JP25579988A JPH02103636A JP H02103636 A JPH02103636 A JP H02103636A JP 63255799 A JP63255799 A JP 63255799A JP 25579988 A JP25579988 A JP 25579988A JP H02103636 A JPH02103636 A JP H02103636A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- arithmetic unit
- additional arithmetic
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特に中央処理装置から
の制御により、中央処理装置と並行して、演算処理が可
能な付加演算装置に関する。
の制御により、中央処理装置と並行して、演算処理が可
能な付加演算装置に関する。
従来、この種の付加演算装置は、第３図に示すような構
成になっていた。
成になっていた。
第３図において、１は中央処理装置、２は中央処理装置
からの制御によって演算処理を行う付加演算装置である
。付加演算装置２は中央処理装置１から送られてくるソ
フトウェア命令を格納するＣＭＤレジスタ１０と、中央
処理装置１の命令の先行度合を示すＡＣＴレジスタ１１
とを有し、次の様に動作する。
からの制御によって演算処理を行う付加演算装置である
。付加演算装置２は中央処理装置１から送られてくるソ
フトウェア命令を格納するＣＭＤレジスタ１０と、中央
処理装置１の命令の先行度合を示すＡＣＴレジスタ１１
とを有し、次の様に動作する。
命令実行の開始に当って、中央処理装置１は、信号線１
０２を通してＡＣＴレジスタ１１をインクリメントし“
１”にする。そして、信号線１０３をアクティブにする
とともに、信号線１０１に命令語をエミッションして、
ＣＭＤレジスタ１０にセットする。
０２を通してＡＣＴレジスタ１１をインクリメントし“
１”にする。そして、信号線１０３をアクティブにする
とともに、信号線１０１に命令語をエミッションして、
ＣＭＤレジスタ１０にセットする。
ＣＭＤレジスタ１０に命令語がセットされると、付加演
算装置２は命令処理を開始し、ＡＣＴレジスタ１１をデ
クリメントして“０°にする。
算装置２は命令処理を開始し、ＡＣＴレジスタ１１をデ
クリメントして“０°にする。
中央処理装置１は、オペランドを送るなどの付加演算装
置２に対する指示が終ると、次の命令処理に移る。すな
わち、ＡＣＴレジスタ１１をインクリメントして′１”
にし、ＣＭＤレジスタ１０に命令語をセットする。付加
演算装置２としては、命令語は開始時に解読してしまえ
ばあとは必要ないので、ここでＣＭＤレジスタ１０に次
の命令語がセットされてしまっても、問題はない。
置２に対する指示が終ると、次の命令処理に移る。すな
わち、ＡＣＴレジスタ１１をインクリメントして′１”
にし、ＣＭＤレジスタ１０に命令語をセットする。付加
演算装置２としては、命令語は開始時に解読してしまえ
ばあとは必要ないので、ここでＣＭＤレジスタ１０に次
の命令語がセットされてしまっても、問題はない。
上述（、た従来の付加演算装置２は、中央処理装置１が
先行して次の命令処理に移ると、ＣＭＤレジスタ１０の
内容が次の命令語に書き換えられてしまうので、デバッ
グや障害調査時に、付加演算装置２が何命令を実行中で
あったのがわからないため、解析が困難になるという欠
点がある。
先行して次の命令処理に移ると、ＣＭＤレジスタ１０の
内容が次の命令語に書き換えられてしまうので、デバッ
グや障害調査時に、付加演算装置２が何命令を実行中で
あったのがわからないため、解析が困難になるという欠
点がある。
以下金白
〔課題を解決するための手段〕
本発明による付加演算装置は、ソフトウェア命令語を格
納する命令語レジスタと、中央処理装置の先行度合を示
すカウンタレジスタの他に、中央処理装置が次の命令処
理を先行して始めた場合でも、一命令前の命令語を保持
する手段を有している。
納する命令語レジスタと、中央処理装置の先行度合を示
すカウンタレジスタの他に、中央処理装置が次の命令処
理を先行して始めた場合でも、一命令前の命令語を保持
する手段を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。１，２．１０．１１および信号線１０１〜１０４は
、第３図と同じなので説明は省く。
る。１，２．１０．１１および信号線１０１〜１０４は
、第３図と同じなので説明は省く。
ＣＭＤＢレジスタ１２は、信号線１０３がアクティブに
なったときに、それまでＣＭＤレジスタ１０に格納され
ていた命令語がセットされるソフトウェア命令バックア
ップレジスタである。
なったときに、それまでＣＭＤレジスタ１０に格納され
ていた命令語がセットされるソフトウェア命令バックア
ップレジスタである。
以下、第１図に示された装置の動作を第２図に示された
タイムチャートを参照して説明する。
タイムチャートを参照して説明する。
命令実行の開始に当って、中央処理装置１は信号線１０
２を通してＡＣＴレジスタ１１をインクリメントし“１
″にする。そして、信号線１０３をアクティブにすると
ともに、信号線１０１にソフトウェア命令語をエミッシ
ョンして、ＣＭＤレジスタ１０にセットする。
２を通してＡＣＴレジスタ１１をインクリメントし“１
″にする。そして、信号線１０３をアクティブにすると
ともに、信号線１０１にソフトウェア命令語をエミッシ
ョンして、ＣＭＤレジスタ１０にセットする。
ＣＭＤレジスタ１０に命令語がセットされると、付加演
算装置２は命令処理を開始し、ＡＣＴレジスタ１１をデ
クリメントして“０”にする。
算装置２は命令処理を開始し、ＡＣＴレジスタ１１をデ
クリメントして“０”にする。
中央処理装置１はオペランドを送るなどの付加演算装置
に２に対する指示が終ると、次の命令処理に移る。すな
わち、ＡＣＴレジスタ１１をインクリメントして“１”
にし、信号線１０３をアクティブにして、ＣＭＤレジス
タ１０に命令語をセットする。また、このとき同時に、
それまでＣＭＤレジスタ１０に格納されていた内容が、
ＣＭＤＢレジスタ１２にセットされる。
に２に対する指示が終ると、次の命令処理に移る。すな
わち、ＡＣＴレジスタ１１をインクリメントして“１”
にし、信号線１０３をアクティブにして、ＣＭＤレジス
タ１０に命令語をセットする。また、このとき同時に、
それまでＣＭＤレジスタ１０に格納されていた内容が、
ＣＭＤＢレジスタ１２にセットされる。
従って、ＡＣＴレジスタ″０“のときは、ＣＭＤレジス
タ１０の命令語が、ＡＣＴレジスタ“１”のときは、Ｃ
ＭＤＢレジスタの命令語が、現在、付加演算装置２で実
行中のソフトウェア命令であるということになる。
タ１０の命令語が、ＡＣＴレジスタ“１”のときは、Ｃ
ＭＤＢレジスタの命令語が、現在、付加演算装置２で実
行中のソフトウェア命令であるということになる。
以上説明したように本発明は、付加演算装置内に１つ前
のソフトウェア命令語を保持する手段を設けることによ
って、中央処理装置の処理が先行していても、付加演算
装置で実行中のソフトウェア命令語を知ることができる
ので、デバッグや障害調査時に現象の解析が容易になる
という効果がある。
のソフトウェア命令語を保持する手段を設けることによ
って、中央処理装置の処理が先行していても、付加演算
装置で実行中のソフトウェア命令語を知ることができる
ので、デバッグや障害調査時に現象の解析が容易になる
という効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の装置の動作を説明するためのタイムチャ
ート、第３図は従来技術の構成を示すブロック図である
。 １・・・中央処理装置、２・・・付加演算装置、１０・
・・命令語レジスタ（ＣＭＤ） 、１１・・・ＡＣＴレ
ジスタ、１２・・・命令語バックアップレジスタ（ＣＭ
ＤＢ）。 第２図 ＡＣＴ
２図は第１図の装置の動作を説明するためのタイムチャ
ート、第３図は従来技術の構成を示すブロック図である
。 １・・・中央処理装置、２・・・付加演算装置、１０・
・・命令語レジスタ（ＣＭＤ） 、１１・・・ＡＣＴレ
ジスタ、１２・・・命令語バックアップレジスタ（ＣＭ
ＤＢ）。 第２図 ＡＣＴ
Claims (1)
- 【特許請求の範囲】 １、中央処理装置のマイクロプログラムで制御され、前
記中央処理装置とは独立して演算実行可能な付加演算装
置において、 前記中央処理装置は、前記付加演算装置に演算指示をし
た後に先行して次の命令を実行することができ、 前記付加演算装置は、ソフトウェア命令語を格納する命
令語レジスタと、前記中央処理装置の先行度合を示すカ
ウンタレジスタと、一命令前のソフトウェア命令語を保
持する手段とを有することを特徴とする付加演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255799A JPH02103636A (ja) | 1988-10-13 | 1988-10-13 | 付加演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255799A JPH02103636A (ja) | 1988-10-13 | 1988-10-13 | 付加演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103636A true JPH02103636A (ja) | 1990-04-16 |
Family
ID=17283795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63255799A Pending JPH02103636A (ja) | 1988-10-13 | 1988-10-13 | 付加演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103636A (ja) |
-
1988
- 1988-10-13 JP JP63255799A patent/JPH02103636A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH02103636A (ja) | 付加演算装置 | |
| JPS60229141A (ja) | レジスタのデ−タ保存方式 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JP2653411B2 (ja) | ブレークポイント設定方法 | |
| JPH041829A (ja) | データ処理装置 | |
| JPS59225454A (ja) | オペランドフエツチ制御方式 | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH02181871A (ja) | ベクトル演算装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH02277146A (ja) | プログラム・デバッグ方式 | |
| JPH0215340A (ja) | 状態履歴記憶装置の制御方式 | |
| JPS61240341A (ja) | マイクロプログラム制御装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPH0583937B2 (ja) | ||
| JPS6280739A (ja) | 関数型情報処理装置のデバツグ制御方式 | |
| JPS625448A (ja) | 情報履歴記憶方式 | |
| JPS6258339A (ja) | 命令先取り制御装置 | |
| JPH03282633A (ja) | 情報処理装置 | |
| JPH02242444A (ja) | 情報処理装置のデバッグ機構 | |
| JPS6222155A (ja) | 情報処理装置のデバツグ方式 | |
| JPH04167032A (ja) | プログラムデバツグ方式 |