JPH0210439A - プリント板診断方式 - Google Patents
プリント板診断方式Info
- Publication number
- JPH0210439A JPH0210439A JP63160380A JP16038088A JPH0210439A JP H0210439 A JPH0210439 A JP H0210439A JP 63160380 A JP63160380 A JP 63160380A JP 16038088 A JP16038088 A JP 16038088A JP H0210439 A JPH0210439 A JP H0210439A
- Authority
- JP
- Japan
- Prior art keywords
- diagnosis
- diagnostic
- logic element
- input
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数個の論理素子、例えば、マイクロプロセンサー等が
搭載されているプリント板の診断方式に関し、 プリント板に搭載されている複数個の高集積化素子（Ｉ
Ｃ，ＬＳＩ）の内部回路、マイクロプロセッサ−の内部
回路１周辺回路の機能診断を短時間で、且つ正確に行う
ことを目的とし、 プリント板に搭載されている各論理素子に対応して、入
力折り返し手段と、論理素子の自己診断手段と、出力折
り返し手段と、少なくとも、診断対象の論理素子番号９
診断ルート番号、論理素子の自己診断指定９診断情報の
入力、出力折り返し指定情報、テストデータ（パスワー
ド）を含む診断情報とを設け、プリント板に搭載されて
いる複数個の論理素子に対して、特定の順序で、各論理
素子毎に、上記診断情報によって、入力側折り返し診断
、論理素子の内部診断、出力折り返し診断を選択的に行
うことを繰り返して、該プリント板の全体の診断を行う
ように構成する。
搭載されているプリント板の診断方式に関し、 プリント板に搭載されている複数個の高集積化素子（Ｉ
Ｃ，ＬＳＩ）の内部回路、マイクロプロセッサ−の内部
回路１周辺回路の機能診断を短時間で、且つ正確に行う
ことを目的とし、 プリント板に搭載されている各論理素子に対応して、入
力折り返し手段と、論理素子の自己診断手段と、出力折
り返し手段と、少なくとも、診断対象の論理素子番号９
診断ルート番号、論理素子の自己診断指定９診断情報の
入力、出力折り返し指定情報、テストデータ（パスワー
ド）を含む診断情報とを設け、プリント板に搭載されて
いる複数個の論理素子に対して、特定の順序で、各論理
素子毎に、上記診断情報によって、入力側折り返し診断
、論理素子の内部診断、出力折り返し診断を選択的に行
うことを繰り返して、該プリント板の全体の診断を行う
ように構成する。
本発明は、複数個の論理素子、例えば、マイクロプロセ
ッサ−等が搭載されているプリント板の診断方式に関す
る。
ッサ−等が搭載されているプリント板の診断方式に関す
る。
最近の論理素子の高集積化動向に伴って、プリント板に
搭載される論理素子も、マイクロプロセンサーといった
複雑な機能を持つものが、然も、複数個搭載されるよう
になり、通常のプリント板の入力端子に、物理レベルの
データを入力して、その応答結果データで該プリント板
の内部回路の正常性を診断することが不可能な状況にな
ってきており、どのように高度で、且つ複雑な機能を備
えた論理素子が搭載されていても、該プリント板の正常
性を、短時間に診断できる診断方式が必要とされるよう
になってきた。
搭載される論理素子も、マイクロプロセンサーといった
複雑な機能を持つものが、然も、複数個搭載されるよう
になり、通常のプリント板の入力端子に、物理レベルの
データを入力して、その応答結果データで該プリント板
の内部回路の正常性を診断することが不可能な状況にな
ってきており、どのように高度で、且つ複雑な機能を備
えた論理素子が搭載されていても、該プリント板の正常
性を、短時間に診断できる診断方式が必要とされるよう
になってきた。
〔従来の技術と発明が解決しようとする課題〕第４図は
従来のプリント板の診断方式を説明する図である。
従来のプリント板の診断方式を説明する図である。
従来、集積回路（ＩＣ）、高集積回路（ＬＳＩ） ３等
を使用したプリント板１のユニット試験においては、該
プリント板１の入力コネクタピン１ａより、複数個の診
断情報を組み合わせて、該プリント板１の内部回路に入
力させ、該内部回路の出力結果を該プリント板１の出力
コネクタピン１ｂから取り出して診断を行っていた。
を使用したプリント板１のユニット試験においては、該
プリント板１の入力コネクタピン１ａより、複数個の診
断情報を組み合わせて、該プリント板１の内部回路に入
力させ、該内部回路の出力結果を該プリント板１の出力
コネクタピン１ｂから取り出して診断を行っていた。
この従来の診断方式においては、プリント板１の内部回
路の構成に応じて、特定の物理レベルの診断データを入
力し、該プリント板１の内部回路３の動作の確認を行う
ものである。
路の構成に応じて、特定の物理レベルの診断データを入
力し、該プリント板１の内部回路３の動作の確認を行う
ものである。
然して、最近の論理素子３の高集積化、プリント板１上
での実装密度の向上、各種マイクロプロセッサ−の搭載
により、上記プリント板ｌの入力コネクタピン１ａより
、物理レベルの診断データを組み合わせて、これらの論
理素子３を搭載したプリント板を診断することが困難に
なってきた。
での実装密度の向上、各種マイクロプロセッサ−の搭載
により、上記プリント板ｌの入力コネクタピン１ａより
、物理レベルの診断データを組み合わせて、これらの論
理素子３を搭載したプリント板を診断することが困難に
なってきた。
例えば、
（１）診断率を高めようとすると、診断時間が増加する
。
。
（２）物理レベルの診断データベースでは、上記高密度
化された高集積回路（ＬＳＩ） ３の内部回路。
化された高集積回路（ＬＳＩ） ３の内部回路。
マイクロプロセッサ−の内部回路を事実上診断すること
ができず、診断範囲は、これらの論理素子３のインタフ
ェース周辺に限定される。
ができず、診断範囲は、これらの論理素子３のインタフ
ェース周辺に限定される。
（３）例え、障害を検出しても、障害箇所を切り分ける
のに必要な診断データを得ることが難しく、障害箇所の
調査時間が長くなってしまう。
のに必要な診断データを得ることが難しく、障害箇所の
調査時間が長くなってしまう。
等の問題があった。
このような事情により、従来の物理レベルの診断データ
による診断方式では、高密度化された高集積回路（ＬＳ
Ｉ）、マイクロプロセッサ−３等を搭載したプリント板
１に対して、診断が不可能になってきた。
による診断方式では、高密度化された高集積回路（ＬＳ
Ｉ）、マイクロプロセッサ−３等を搭載したプリント板
１に対して、診断が不可能になってきた。
本発明は上記従来の欠点に鑑み、高集積回路（ＬＳＩ）
、マイクロプロセッサ−等の高機能の論理素子を搭載し
たプリント板を診断するのに、液高集積回路（ＬＳＩ）
、マイクロプロセッサ−等には、高度な機能、及び自己
診断機能があることに着目して、有効な診断、障害切り
分は方式を提供することを目的とするものである。
、マイクロプロセッサ−等の高機能の論理素子を搭載し
たプリント板を診断するのに、液高集積回路（ＬＳＩ）
、マイクロプロセッサ−等には、高度な機能、及び自己
診断機能があることに着目して、有効な診断、障害切り
分は方式を提供することを目的とするものである。
第１図は本発明のプリント板診断方式の原理を示した図
である。
である。
上記の問題点は下記の如くに構成されたプリント板診断
方式によって解決される。
方式によって解決される。
複数個の論理素子３が搭載されているプリント板ｌの診
断方式であって、 各論理素子３に対応して、入力折り返し手段（１０、１
１）と、論理素子３の自己診断手段３２，３３．３４と
、出力折り返し手段１４．１５．又は、１６．１７と。
断方式であって、 各論理素子３に対応して、入力折り返し手段（１０、１
１）と、論理素子３の自己診断手段３２，３３．３４と
、出力折り返し手段１４．１５．又は、１６．１７と。
少なくとも、診断対象の論理素子番号９診断ルート番号
、論理素子の自己診断指定１診断情報の入力、出力折り
返し指定情報、テストデータ（パスワード）を含む診断
情報■とを設け、プリント板１に搭載されている複数個
の論理素子３に対して、特定の＃ｌｆ（序で、各論理素
子３毎に、上記診断情報■によって、入力側折り返し診
断。
、論理素子の自己診断指定１診断情報の入力、出力折り
返し指定情報、テストデータ（パスワード）を含む診断
情報■とを設け、プリント板１に搭載されている複数個
の論理素子３に対して、特定の＃ｌｆ（序で、各論理素
子３毎に、上記診断情報■によって、入力側折り返し診
断。
論理素子３の内部診断、出力折り返し診断を選択的に行
うことを繰り返して、該プリント板１の全体の診断を行
うように構成する。
うことを繰り返して、該プリント板１の全体の診断を行
うように構成する。
即ち、本発明によれば、複数個の論理素子、例えば、マ
イクロプロセッサ−等が搭載されているプリント板の診
断方式において、先ず、外部から入力する診断情報とし
て、診断範囲を限定する情報とし、この診断情報により
プリント板上に搭載されている論理素子、例えば、マイ
クロプロセッサ−単位の診断を選択的に行うことができ
る。
イクロプロセッサ−等が搭載されているプリント板の診
断方式において、先ず、外部から入力する診断情報とし
て、診断範囲を限定する情報とし、この診断情報により
プリント板上に搭載されている論理素子、例えば、マイ
クロプロセッサ−単位の診断を選択的に行うことができ
る。
又、該プリント板に搭載されている高密度化された高集
積回路（ＬＳＩ）、及びマイクロプロセッサの内部回路
と、その周辺回路に対して、機能診断ができるように、
自己診断手段を持たせ、外部からの診断情報で、該自己
診断手段の起動、該自己診断結果の出力レジスタへの書
き込み指示ができるようする。
積回路（ＬＳＩ）、及びマイクロプロセッサの内部回路
と、その周辺回路に対して、機能診断ができるように、
自己診断手段を持たせ、外部からの診断情報で、該自己
診断手段の起動、該自己診断結果の出力レジスタへの書
き込み指示ができるようする。
又、各論理素子、例えば、マイクロプロセッサ−単位毎
に、診断情報の入力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）
折り返し、出力レジスタ（ＯＩＩＴＬＥＴ ＬＯＯＰ）
折り返し機構を持たせ、上記外部からの診断情報で指定
可能にした。
に、診断情報の入力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）
折り返し、出力レジスタ（ＯＩＩＴＬＥＴ ＬＯＯＰ）
折り返し機構を持たせ、上記外部からの診断情報で指定
可能にした。
上記診断情報の内の診断範囲を限定する情報として、診
断対象のプロセッサ番号、順次診断していくルートを示
すルート番号、マイクロプロセッサ−の自己診断の指定
１診断情報の人力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）折
り返し指定１診断情報の出力レジスタ（ＯＵＴＬＥＴ
ＬＯＯＰ）折り返し指定、起動・結果情報には、例えば
、起動ビット リターンビット（診断終了時に ゛オン
゛ とするビット）、テストデータ （各マイクロプロ
セッサ−との交信用ブタ：合い言葉）等がある。
断対象のプロセッサ番号、順次診断していくルートを示
すルート番号、マイクロプロセッサ−の自己診断の指定
１診断情報の人力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）折
り返し指定１診断情報の出力レジスタ（ＯＵＴＬＥＴ
ＬＯＯＰ）折り返し指定、起動・結果情報には、例えば
、起動ビット リターンビット（診断終了時に ゛オン
゛ とするビット）、テストデータ （各マイクロプロ
セッサ−との交信用ブタ：合い言葉）等がある。
先ず、診断順序として、プロセッサ患１の入力レジスタ
ｒｌＮＬＥＴ ＬＯＯＰＪ折り返し指定で入力レジスタ
の折り返し診断を行い、期待される診断情報が戻ってく
るかを確認する。
ｒｌＮＬＥＴ ＬＯＯＰＪ折り返し指定で入力レジスタ
の折り返し診断を行い、期待される診断情報が戻ってく
るかを確認する。
次に、プロセッサＮｌｌのプロセッサ診断を自己診断の
指示で起動し、その診断結果を入力側の出力レジスタ
（ＯＵＴＬＥＴ ＬＯＯＰ）に出力させて確認する。
指示で起動し、その診断結果を入力側の出力レジスタ
（ＯＵＴＬＥＴ ＬＯＯＰ）に出力させて確認する。
次に、プロセッサ階１の出力レジスタｒＯＵＴＬＥＴＬ
ＯＯＩ’ Ｊ折り返し指定で出力レジスタの折り返し診
断を行い、期待される診断情報が戻ってくるかどうかを
確認する。このとき、該診断情報はプロセッサ＆１の中
をスルーで通過することができるように構成しておく。
ＯＯＩ’ Ｊ折り返し指定で出力レジスタの折り返し診
断を行い、期待される診断情報が戻ってくるかどうかを
確認する。このとき、該診断情報はプロセッサ＆１の中
をスルーで通過することができるように構成しておく。
その次に、プロセッサＮｏ、 ２の入力レジスタｒｌＮ
ＬＥＴ ＬＯＯＰＪ折り返し確認、そして、プロセッサ
隘２のプロセッサ診断、更に、その出力レジスタｒＯＵ
ＴＬＥＴ ＬＯＯＰ Ｊ折り返し確認を行う。
ＬＥＴ ＬＯＯＰＪ折り返し確認、そして、プロセッサ
隘２のプロセッサ診断、更に、その出力レジスタｒＯＵ
ＴＬＥＴ ＬＯＯＰ Ｊ折り返し確認を行う。
このようにして、各プロセッサの動作速度で、診断結果
が順次出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰレジスク
）に出力され、高速に、指定した診断ルートに沿って、
プリント板の診断を実行することができる。
が順次出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰレジスク
）に出力され、高速に、指定した診断ルートに沿って、
プリント板の診断を実行することができる。
従って、最近、診断が難しくなってきた、高密度の高集
積回路（ＬＳＩ）、高機能をもったマイクロプロセッサ
−搭載のプリント板のユニント試験、又は装置試験を、
若干の診断回路を該チップ等に追加することにより、よ
り高速に、高診断率で実行できるようになり、製品の品
質の向上、及びコストダウンに効果がある。
積回路（ＬＳＩ）、高機能をもったマイクロプロセッサ
−搭載のプリント板のユニント試験、又は装置試験を、
若干の診断回路を該チップ等に追加することにより、よ
り高速に、高診断率で実行できるようになり、製品の品
質の向上、及びコストダウンに効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図が本発明のプリント板診断方式の原理図で
あり、第２図は本発明の一実施例を示した図であり、（
ａ）はプリント板の構成例を示し、（ｂ）は診断情報９
診断結果情報のフォーマット例を示し、第３図はプロセ
ッサの自己診断機構の例を説明する図であって、第２図
に示した人力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）折り返
し手段１０，１１．プロセッサ自己診断手段３３，３４
．３５（第３図参照）、出力レジスタ（ＯＵＴＬＥＴ
ＬＯＯＰ）折り返し手段１４．１５．又は、１６、１７
及び、診断情報■２診断結果情報■が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。
あり、第２図は本発明の一実施例を示した図であり、（
ａ）はプリント板の構成例を示し、（ｂ）は診断情報９
診断結果情報のフォーマット例を示し、第３図はプロセ
ッサの自己診断機構の例を説明する図であって、第２図
に示した人力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）折り返
し手段１０，１１．プロセッサ自己診断手段３３，３４
．３５（第３図参照）、出力レジスタ（ＯＵＴＬＥＴ
ＬＯＯＰ）折り返し手段１４．１５．又は、１６、１７
及び、診断情報■２診断結果情報■が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。
以下、第１図、第２図によって、本発明のプリント板診
断方式を説明する。
断方式を説明する。
本実施例においては、説明の便宜上、プロセッサ（１）
〜（４） ニ対して、ルート（１？０ＩＪＴＥ） （
１） 、 （２） テ診断ルートを結び、ルー） （Ｒ
ＯＵＴＥ） （１）からの診断と、ルート（ＲＯＵＴＥ
） （２）からの診断ができる場合について示した。
〜（４） ニ対して、ルート（１？０ＩＪＴＥ） （
１） 、 （２） テ診断ルートを結び、ルー） （Ｒ
ＯＵＴＥ） （１）からの診断と、ルート（ＲＯＵＴＥ
） （２）からの診断ができる場合について示した。
先ず、本発明のプリント板診断方式を実現する為には、
プリント板１に搭載する各チップ（又は、高集積回路（
ＬＳＩ）、又はマイクロプロセッサ〜） ３の内部は第
２図（ａ）、及び第３図に示した構成をとる必要がある
。
プリント板１に搭載する各チップ（又は、高集積回路（
ＬＳＩ）、又はマイクロプロセッサ〜） ３の内部は第
２図（ａ）、及び第３図に示した構成をとる必要がある
。
即ち、第２図（ａ）での、各チップ３間を接続している
入力レジスタ（ＩＮＬＥＴ ＬＯＯＰ） １０，１５．
１？、出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰ） １１
，１４，１６、及び、第３図に示したチップ３内の回路
３５に対する自己診断機構３３〜３４を内蔵しておく必
要がある。
入力レジスタ（ＩＮＬＥＴ ＬＯＯＰ） １０，１５．
１？、出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰ） １１
，１４，１６、及び、第３図に示したチップ３内の回路
３５に対する自己診断機構３３〜３４を内蔵しておく必
要がある。
このような回路の内蔵は、最近の超高集積化動向から、
特に、本発明を妨げる要因になることはな（なってきた
。
特に、本発明を妨げる要因になることはな（なってきた
。
第２図（ａ）において、複数個のプロセッサ（１）。
（２） 、 （３） 、 （４）からなるプリント板の
診断方法について、以下に具体的に説明する。
診断方法について、以下に具体的に説明する。
本実施例の場合、ルー） （ＲＯＩＩＴＥ） （１）を
指定した場合（（ｂ）図の診断情報■においては、ｒ
５ＴＡＲＴＲＯＩＪＴＥ ｌｔＪ ｒＲＥＴＵＲＮ
ＲＯＵＴＥ Ｎｏｌで指定することができる）、診断の
順序としては、 プロセッサ（１）峙プロセッサ（２）→プロセッサ（３
） ＝Ｏプロセッサ（４） となる。
指定した場合（（ｂ）図の診断情報■においては、ｒ
５ＴＡＲＴＲＯＩＪＴＥ ｌｔＪ ｒＲＥＴＵＲＮ
ＲＯＵＴＥ Ｎｏｌで指定することができる）、診断の
順序としては、 プロセッサ（１）峙プロセッサ（２）→プロセッサ（３
） ＝Ｏプロセッサ（４） となる。
各プロセッサ３は診断情報■（第２図（ｂ）参照）の内
容を確認して、該指定されたルートｌ１ｍに従って、順
次、出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰ） １１゜
又は、１４．又は、１６に診断情報■を渡していく。
容を確認して、該指定されたルートｌ１ｍに従って、順
次、出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰ） １１゜
又は、１４．又は、１６に診断情報■を渡していく。
このとき、各プロセッサ３は該診断情報のテストチップ
？ｋ（ＴＥＳＴ ＣＩＩＩＰ Ｎｏ、）が自己のプロセ
ッサ隘と一致したら診断を実行し、診断結果を戻りのル
ート （ｒ ＲＥＴＬＩＲＮ ＲＯＵＴＥＮｏ、 Ｊで
指定）に渡すように動作する。
？ｋ（ＴＥＳＴ ＣＩＩＩＰ Ｎｏ、）が自己のプロセ
ッサ隘と一致したら診断を実行し、診断結果を戻りのル
ート （ｒ ＲＥＴＬＩＲＮ ＲＯＵＴＥＮｏ、 Ｊで
指定）に渡すように動作する。
例えば、チップ隘“１″に対する入力側折り返し診断指
定（即ち、診断情報■のｒＩＮＬＢＴ ＬＯＯＰＪが’
１’）ノ場合ニハ、入力レジｘ タ（ＩＮ＋、ＨＴ Ｌ
ＯＯＰ） １０に入力された診断情報■を出力レジスタ
（ＯＵＴＬＥＴＬＯＯＰ） １１に戻すように機能し、
プロセッサ診断指定（即ち、診断情報■（７） ｒＤＩ
ＡＧ ＴＥＳＴ Ｊがｌ’）の場合には、後述のプロセ
ッサの自己診断結果を出力レジスタ（ＯＵＴＬＥＴ Ｌ
ＯＯＰ） １１に戻すように機能する。
定（即ち、診断情報■のｒＩＮＬＢＴ ＬＯＯＰＪが’
１’）ノ場合ニハ、入力レジｘ タ（ＩＮ＋、ＨＴ Ｌ
ＯＯＰ） １０に入力された診断情報■を出力レジスタ
（ＯＵＴＬＥＴＬＯＯＰ） １１に戻すように機能し、
プロセッサ診断指定（即ち、診断情報■（７） ｒＤＩ
ＡＧ ＴＥＳＴ Ｊがｌ’）の場合には、後述のプロセ
ッサの自己診断結果を出力レジスタ（ＯＵＴＬＥＴ Ｌ
ＯＯＰ） １１に戻すように機能する。
又、出力側折り返し診断指定（即ち、診断情報■のｒＯ
ＵＴＬＥＴ ＬＯＯＰ ＪがＴ）の場合には、出力レジ
スタ（ＯＵＴＬＥＴ ＬＯＯＰ） １４に入力された診
断情報■を入力レジスタ（ＩＮＬＥＴ ＬＯＯＰ） １
５を経由して、出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰ
） １１に戻すように動作する。この場合、該診断情報
■はプロセッサ３内をバイパスする。
ＵＴＬＥＴ ＬＯＯＰ ＪがＴ）の場合には、出力レジ
スタ（ＯＵＴＬＥＴ ＬＯＯＰ） １４に入力された診
断情報■を入力レジスタ（ＩＮＬＥＴ ＬＯＯＰ） １
５を経由して、出力レジスタ（ＯＵＴＬＥＴ ＬＯＯＰ
） １１に戻すように動作する。この場合、該診断情報
■はプロセッサ３内をバイパスする。
プロセッサ（２）３を診断する場合は、該診断情報■が
、チップ階′１”のチップ内をバイパスした後、チップ
隘゛２°で捕捉され、上記と同じ動作で診断が行われる
。
、チップ階′１”のチップ内をバイパスした後、チップ
隘゛２°で捕捉され、上記と同じ動作で診断が行われる
。
同様にして、ｒｓＴＡＲＴ ＲＯＵＴＥ ｍＪ テルー
ト（１？０１１ＴＥ） （２）を指定した場合の診断順
序としては、第２図（ａ）から明らかなように、 プロセッサ（１）＝＋プロセッサ（４）＝＋プロセッサ
（３）＝６プロセツサ（２） となる。
ト（１？０１１ＴＥ） （２）を指定した場合の診断順
序としては、第２図（ａ）から明らかなように、 プロセッサ（１）＝＋プロセッサ（４）＝＋プロセッサ
（３）＝６プロセツサ（２） となる。
この２つのルート指定により、診断がより正確になり、
障害が検出された場合の障害箇所の切り分は情報が、該
プリンＢ＆の構成上からくる物理位置を含めた情報とし
て提供され、該切り分は処理が容易となる。
障害が検出された場合の障害箇所の切り分は情報が、該
プリンＢ＆の構成上からくる物理位置を含めた情報とし
て提供され、該切り分は処理が容易となる。
次に、第３図によって、各チップでの自己診断動作につ
いて説明する。
いて説明する。
先ず、ルート（ＲＯＵＴＥ） （０） （７１入力レシ
スタ（ＩＮＬＥＴＬＯＯＰ） １０に入力された診断情
報■により、ＬＯＯＰ制御回路３２が起動され、本プロ
セッサに対する診断情報■でない場合には、出力レジス
タ（ＯＵＴＬＥＴ ＬＯＯＰ） １４．又は、１６を介
して、次のプロセッサへの該診断情報■の転送（バイパ
ス）が行われるが、本プロセッサ（１）に対する診断情
報■であり、且つ自己診断の指示（ＤＩＡＧ ＴＦ！Ｓ
Ｔ）が指示されてぃることが認識された場合には、該プ
ロセッサ３３への割込みを行い、該プロセッサ３３の自
己診断機構３４を起動する。
スタ（ＩＮＬＥＴＬＯＯＰ） １０に入力された診断情
報■により、ＬＯＯＰ制御回路３２が起動され、本プロ
セッサに対する診断情報■でない場合には、出力レジス
タ（ＯＵＴＬＥＴ ＬＯＯＰ） １４．又は、１６を介
して、次のプロセッサへの該診断情報■の転送（バイパ
ス）が行われるが、本プロセッサ（１）に対する診断情
報■であり、且つ自己診断の指示（ＤＩＡＧ ＴＦ！Ｓ
Ｔ）が指示されてぃることが認識された場合には、該プ
ロセッサ３３への割込みを行い、該プロセッサ３３の自
己診断機構３４を起動する。
該自己診断機構３４の診断プログラムは、読取り専用メ
モリ（ＲＯＭ） 、又は制御記憶（コントロールストレ
ージ）上にあり、制御記憶（コントロールストレージ）
の場合には、予め、電源投入時等において、図示してい
ない外部記憶装置からダウンロードされる。
モリ（ＲＯＭ） 、又は制御記憶（コントロールストレ
ージ）上にあり、制御記憶（コントロールストレージ）
の場合には、予め、電源投入時等において、図示してい
ない外部記憶装置からダウンロードされる。
プロセッサ３３は該診断プログラムを実行することによ
り、予め、定められている自己診断を行い、診断結果情
報■を出力レジスタ（ＯｔｌＴＬＥＴ ＬＯＯＰ）１１
を介して応答することができる。
り、予め、定められている自己診断を行い、診断結果情
報■を出力レジスタ（ＯｔｌＴＬＥＴ ＬＯＯＰ）１１
を介して応答することができる。
このように構成することにより、チップ、例えば、プロ
セッサ（１）〜（４）３単位の診断を順次実行すること
ができ、出力される診断結果情報■（第２図（ｂ）■の
エラー検出チップＮａ（ＥＲＲＯＲＤＥＴＥＣＴＥＤ阻
）、エラーコード（ＥＲＲＯＲＣ０ＤＥ）等を参照）に
より、障害箇所の特定を行うことができるようになる。
セッサ（１）〜（４）３単位の診断を順次実行すること
ができ、出力される診断結果情報■（第２図（ｂ）■の
エラー検出チップＮａ（ＥＲＲＯＲＤＥＴＥＣＴＥＤ阻
）、エラーコード（ＥＲＲＯＲＣ０ＤＥ）等を参照）に
より、障害箇所の特定を行うことができるようになる。
尚、第２図（ｂ）に示した診断情報■において、テスト
データ（ＴＥＳＴ ＤＡＴＡ）は、前述のように、診断
対象チップ（論理素子）３に対するパスワード（合言葉
）であって、該論理素子３に、例えば、ｒＡＡＪなるテ
ストデータ（パスワード）が入ってくると、正しい診断
情報と認識して、診断結果情報■のｒＥＲＲＯＲＣ０Ｄ
ＥＪに正常終了したことを示す「５５」なるパスワード
を返送することで、該診断情報■の授受の確認を行うこ
とができる。
データ（ＴＥＳＴ ＤＡＴＡ）は、前述のように、診断
対象チップ（論理素子）３に対するパスワード（合言葉
）であって、該論理素子３に、例えば、ｒＡＡＪなるテ
ストデータ（パスワード）が入ってくると、正しい診断
情報と認識して、診断結果情報■のｒＥＲＲＯＲＣ０Ｄ
ＥＪに正常終了したことを示す「５５」なるパスワード
を返送することで、該診断情報■の授受の確認を行うこ
とができる。
又、診断情報■において、ｒＳＴＡＲＴ Ｊは診断を起
動するとき ゛オン゛とし、ｒ ＲＥＴＵＲＮ Ｊは該
指定の診断を終了したとき ′オン”にセットされるも
のである。又、診断結果情報■のｒＥＲＲＯＲＪは該診
断動作でエラー検出時に「オン」となるので、この指示
を認識したとき、前述のｒＥＲＲＯＲＣ０ＤＥＪｒＥＲ
ＲＯＲＤＥＴＥＣＴＥＤ ＣＨＩＰ階」を見ることで障
害箇所を特定することができる。
動するとき ゛オン゛とし、ｒ ＲＥＴＵＲＮ Ｊは該
指定の診断を終了したとき ′オン”にセットされるも
のである。又、診断結果情報■のｒＥＲＲＯＲＪは該診
断動作でエラー検出時に「オン」となるので、この指示
を認識したとき、前述のｒＥＲＲＯＲＣ０ＤＥＪｒＥＲ
ＲＯＲＤＥＴＥＣＴＥＤ ＣＨＩＰ階」を見ることで障
害箇所を特定することができる。
このように、本発明は、高集積回路（ＬＳＩ）、マイク
ロプロセッサ−等の高機能のチップが複数個搭載された
プリント板を診断するのに、該プリント坂内に搭載され
ているチップ毎に、入出力レジスタと、その折り返し手
段と、該チップ内の回路の自己診断機構とを備えておき
、外部からの診断情Ｉ［こ従って、該チップ単位に、そ
の入力側レジスタの折り返し診断時チップ内回路の自己
診断悼出力側レジスタの折り返し診断を行って、それぞ
れの診断結果情報を出力することを、例えば、ルート別
に繰り返して、当該プリント板の全チップの診断を完了
し、その診断結果情報に基づいて障害箇所の特定を容易
に行えるようにした所に特徴がある。
ロプロセッサ−等の高機能のチップが複数個搭載された
プリント板を診断するのに、該プリント坂内に搭載され
ているチップ毎に、入出力レジスタと、その折り返し手
段と、該チップ内の回路の自己診断機構とを備えておき
、外部からの診断情Ｉ［こ従って、該チップ単位に、そ
の入力側レジスタの折り返し診断時チップ内回路の自己
診断悼出力側レジスタの折り返し診断を行って、それぞ
れの診断結果情報を出力することを、例えば、ルート別
に繰り返して、当該プリント板の全チップの診断を完了
し、その診断結果情報に基づいて障害箇所の特定を容易
に行えるようにした所に特徴がある。
以上、詳細に説明したように、本発明のプリント板診断
方式は、複数個の論理素子、例えば、マイクロプロセッ
サ−等が搭載されているプリント板の診断方式において
、プリント板に搭載されている各論理素子に対応して、
入力折り返し手段と。
方式は、複数個の論理素子、例えば、マイクロプロセッ
サ−等が搭載されているプリント板の診断方式において
、プリント板に搭載されている各論理素子に対応して、
入力折り返し手段と。
論理素子の自己診断手段と、出力折り返し手段と。
少なくとも、診断対象の論理素子番号９診断ルト番号、
論理素子の自己診断指定１診断情報の入力、出力折り返
し指定情報、テストデータ （パスワード）を含む診断
情報とを設け、プリント板に搭載されている複数個の論
理素子に対して、特定の順序で、各論理素子毎に、上記
診断情報によって、入力側折り返し診断、論理素子の内
部診断。
論理素子の自己診断指定１診断情報の入力、出力折り返
し指定情報、テストデータ （パスワード）を含む診断
情報とを設け、プリント板に搭載されている複数個の論
理素子に対して、特定の順序で、各論理素子毎に、上記
診断情報によって、入力側折り返し診断、論理素子の内
部診断。
出力折り返し診断を選択的に行うことを繰り返して、該
プリント板の全体の診断を行うようにしたものであるの
で、最近、診断が難しくなってきた、高密度の高集積回
路（ＬＳＩ）、高機能をもったマイクロプロセンサー搭
載のプリント板のユニット試験。
プリント板の全体の診断を行うようにしたものであるの
で、最近、診断が難しくなってきた、高密度の高集積回
路（ＬＳＩ）、高機能をもったマイクロプロセンサー搭
載のプリント板のユニット試験。
又は装置試験を、若干の診断手段をチップ等に追加する
ことにより、より高速に、高診断率で実行できるように
なり、製品の品質の向上、及びコストダウンに効果があ
る。
ことにより、より高速に、高診断率で実行できるように
なり、製品の品質の向上、及びコストダウンに効果があ
る。
第１図が本発明のプリント板診断方式の原理図。
第２図は本発明の一実施例を示した図。
第３図はプロセッサの自己診断機構の例を説明する図。
第４図は従来のプリント板診断方式を説明する図である
。 図面において、 １０は入力側の人力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）
。 １１は入力側の出力レジスタ（ＯＵＴＬ［！Ｔ ＬＯＯ
Ｐ）。 １４．１６は出力側の出力レジスタ（ＯＩＩＴＬＥＴ
ＬＯＯＰ）。 １５．１７は出力側の入力レジスタ（ＩＮＬＥＴ ＬＯ
ＯＰ）。 ３はプロセッサ（１）〜（４）、又は、論理素子、集積
回路（ＩＣ）、高集積回路（ＬＳＩ）、又は、チップ。 ３２はＬＯＯＰ制御回路、３３はプロセッサ。 ３４は自己診断機構（診断プログラム、及び各チップの
機能プログラムを格納する読取り専用メモリ（ＲＯＭ）
、 又ハコントロールストレージ）３５は各チップ毎
の固有回路。 ■は診断情報、 ■は診断結果情報。 ＲＯＵＴＥ （１） 、 （２）は診断ルート。 鳥警鴛国
。 図面において、 １０は入力側の人力レジスタ（ＩＮＬＥＴ ＬＯＯＰ）
。 １１は入力側の出力レジスタ（ＯＵＴＬ［！Ｔ ＬＯＯ
Ｐ）。 １４．１６は出力側の出力レジスタ（ＯＩＩＴＬＥＴ
ＬＯＯＰ）。 １５．１７は出力側の入力レジスタ（ＩＮＬＥＴ ＬＯ
ＯＰ）。 ３はプロセッサ（１）〜（４）、又は、論理素子、集積
回路（ＩＣ）、高集積回路（ＬＳＩ）、又は、チップ。 ３２はＬＯＯＰ制御回路、３３はプロセッサ。 ３４は自己診断機構（診断プログラム、及び各チップの
機能プログラムを格納する読取り専用メモリ（ＲＯＭ）
、 又ハコントロールストレージ）３５は各チップ毎
の固有回路。 ■は診断情報、 ■は診断結果情報。 ＲＯＵＴＥ （１） 、 （２）は診断ルート。 鳥警鴛国
Claims (1)
- 【特許請求の範囲】 複数個の論理素子（３）が搭載されているプリント板（
１）の診断方式であって、 各論理素子（３）に対応して、入力折り返し手段（１０
、１１）と、論理素子（３）の自己診断手段（３２、３
３、３４）と、出力折り返し手段（１４、１５、又は、
１６、１７）と、 少なくとも、診断対象の論理素子番号、診断ルート番号
、論理素子の自己診断指定、診断情報の入力、出力折り
返し指定情報、テストデータ（パスワード）を含む診断
情報（［１］）とを設け、プリント板（１）に搭載され
ている複数個の論理素子（３）に対して、特定の順序で
、各論理素子（３）毎に、上記診断情報（［１］）によ
って、入力側折り返し診断、論理素子（３）の内部診断
、出力折り返し診断を選択的に行うことを繰り返して、
該プリント板（１）の全体の診断を行うことを特徴とす
るプリント板診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160380A JPH0210439A (ja) | 1988-06-28 | 1988-06-28 | プリント板診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160380A JPH0210439A (ja) | 1988-06-28 | 1988-06-28 | プリント板診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210439A true JPH0210439A (ja) | 1990-01-16 |
Family
ID=15713712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160380A Pending JPH0210439A (ja) | 1988-06-28 | 1988-06-28 | プリント板診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136094A (ja) * | 1986-11-28 | 1988-06-08 | ヤマハ株式会社 | 楽音信号発生装置 |
| JPH0634458U (ja) * | 1992-02-26 | 1994-05-10 | 耕造 村山 | 多目的糸内側通し竿 |
-
1988
- 1988-06-28 JP JP63160380A patent/JPH0210439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136094A (ja) * | 1986-11-28 | 1988-06-08 | ヤマハ株式会社 | 楽音信号発生装置 |
| JPH0634458U (ja) * | 1992-02-26 | 1994-05-10 | 耕造 村山 | 多目的糸内側通し竿 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708773A (en) | JTAG interface system for communicating with compliant and non-compliant JTAG devices | |
| US5222068A (en) | Processor circuit | |
| EP0111053B1 (en) | On-chip monitor | |
| US6105154A (en) | Multi-bus multi-data transfer protocols controlled by a bus arbiter coupled to a CRC signature compactor | |
| JP5095273B2 (ja) | 制御装置 | |
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| US6055656A (en) | Control register bus access through a standardized test access port | |
| JPH0126097B2 (ja) | ||
| JPH06160481A (ja) | 用途特定形集積回路の動作の試験方法およびそれに関連する集積回路 | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| JPH0210439A (ja) | プリント板診断方式 | |
| US6256761B1 (en) | Integrated electronic module with hardware error infeed for checking purposes | |
| JPS63193237A (ja) | 半導体集積回路装置 | |
| JPH0223432A (ja) | 自己診断方式 | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JPH077345B2 (ja) | 論理回路ブロックの自己診断回路 | |
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| EP2036499A1 (en) | Medical device and test metod for medical device | |
| Hong et al. | Hierarchical system test by an IEEE 1149.5 MTM-bus slave-module interface core | |
| JPH05334116A (ja) | デバッグ制御方式 | |
| JPS6385378A (ja) | 集積回路 | |
| JPH0493675A (ja) | 故障診断機構を持つ集積回路 | |
| JPS62245342A (ja) | マイクロプロセツサ応用機器の自己診断器 | |
| JPH0440543A (ja) | 半導体集積回路装置 |