JPH02105542A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JPH02105542A
JPH02105542A JP63258483A JP25848388A JPH02105542A JP H02105542 A JPH02105542 A JP H02105542A JP 63258483 A JP63258483 A JP 63258483A JP 25848388 A JP25848388 A JP 25848388A JP H02105542 A JPH02105542 A JP H02105542A
Authority
JP
Japan
Prior art keywords
die pad
paste material
semiconductor device
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63258483A
Other languages
English (en)
Inventor
Sukeyuki Kami
上　祐之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63258483A priority Critical patent/JPH02105542A/ja
Publication of JPH02105542A publication Critical patent/JPH02105542A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置の製造方法に関し、特
に半導体素子のダイボンディング方法に関する。
〔従来の技術〕
従来、金属製リードフレームのダイパッド部への半導体
素子のボンディングは、第４図に示すようにダイパッド
１６上にペースト材１５を塗布し、その上に半導体素子
１４を載置し熱処理することにより硬化させることによ
り行なっていた。
〔発明が解決しようとする課題〕
上述した従来のダイボンディング方法においては、半導
体素子側面と樹脂界面は密着性が悪く、更にダイパッド
側面部については、実装時の熱ショックに対して内部応
力の集中が起り、ひいてはパッケージ本体にクラックを
生じ、半導体装置の耐湿性を低下させ信頼性上重要な欠
陥を与える原因となるという問題がある。また、これら
の欠陥を改善するためグイパッド側面及び半導体素子側
面部に特殊な樹脂を塗布するパッケージ構造も提案され
ているが、実用上効果的な塗布方法がないという欠点が
ある。
〔課題を解決するための手段〕
本発明の半導体素子のグイボンディング方法は、リード
フレームのダイパッド部にペースト材を１００μｍ〜２
００μｍ程度塗布し、その上に半導体素子を載置しスク
ライブすることによりペースト材を半導体素子の側面及
びダイパッド側面にも塗布するようにしたことを特徴と
する。
ここでペースト材の厚さを１００〜２００Ａｔｍ程度と
限定したのは、２００μｍ以上ではスクライブ時にチッ
プ上面にまでペースト材がはい上リボンディング不可能
になり、また耐湿性も低下することが考えられ、１００
μｍ以下ではチップ側面部、ダイパッド側面部にペース
ト材を塗布するまでには致らず本発明の目的を達しえな
い。このようにしてペースト材をダイパッド側面、チッ
プ側面に塗布することにより実装時の熱ショックで生ず
るダイパッド部のエッチ及びチップのエツジ部に内部応
力が集中することを防ぎ、ひいてはパッケージクラック
の発生を防止し、耐湿性の向上が図られることになる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の縦断面図である。ペー
スト材５をダイパッド６に１００〜２００μｍ塗布し、
その上に半導体素子４を載置しスクライブすることによ
り半導体素子４．ダイパッド６の側面部にもペースト材
５を塗布している。熱処理によって硬化後、ボンディン
グワイヤー３で電気接続をとりモールド樹脂２で封止し
て半導体装置ができあがる。
第２図は本発明によるダイボンディング方法と従来方法
とにより製品を製作し、赤外線リフローを施した後のパ
ッケージクラックの発生率の比較を行ったものである。
従来方法で半導体素子をグイボンディングした場合、パ
ッケージ吸湿率で０．１４％以降でクラックの発生がＲ
察された。また本発明による方法で製造した場合には、
０．１７％の吸湿率までクラックの発生は観察されず、
実装時のクラック発生に対する許容できうる吸湿率が」
ニ昇する効果が得られた。
第３図は本発明の第２の実施例の縦断面図である０本実
施例においては、ダイパッド１０の周辺端部にのみペー
スト材８を塗布し、その後グイボンディングする方法を
特徴としている。この場合、ダイパッド中心部はマスク
等を施すか、またはダイパッド中心部に対応する箇所に
はノズルがないマルチディスペンスノズルを用いてダイ
パッド周辺端部にペースト材を塗布する方法をとる。こ
の実施例においても、ペースト材の厚さは１００〜２０
０μｍが適切である。この実施例ではダイパッド周辺端
部にのみペースト材を塗布するためにペースト材の量を
節減でき、更にペースト材の厚さを容易にコントロール
できる利点がある。
〔発明の効果〕
以上説明したように本発明は、半導体素子をグイボンデ
ィングする工程において、ペースト材を１００〜２００
μｍ程度ダイパッド部に塗布し、その上から半導体素子
を乗せてスクライブするという極めて実用性の高い方法
でダイパッド側面部及びチップ側面部にペースト材を塗
布することにより、実装時の熱ショックによるダイパッ
ド側面のエッチ部への応力集中を防ぎ、チップ側面をペ
ースト材で被うことにより、従来、樹脂との密着性の悪
いチップ側面部と樹脂との密着性を高め耐湿性を高める
効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の縦断面図、第２図は本
発明により製造したモデルパッケージと従来工程で製造
したパッケージでのパッケージ吸湿率と赤外線リフロー
後のクラック発生率の関係を示したグラフ、第３図は本
発明の第２の実施例の縦断面図、第４図は従来例を示す
縦断面図である。 １．７．１１・・・外部リード、２，１２・・・モール
ド樹脂、３，１３・・・ボンディングワイヤー、４゜９
．１４・・・半導体素子、５，８．１５・・・ペースト
ｒ　７ト５−ミリード４　内転ｕイー＝プ苧辷゛＝トど
ｔ−ＨＦ、？Ｔ唱　　５契″″たμモＪ　・示じか゛）
）７°７’ｒ”−６：？’旨１パｅ・ン　ドパあ（ 因 ”ｙ　”ｙ　’Ｊ　　”ｚ”５胴：３（ｔＪ／ｊ　７す
遇ど困 ７た郭９−ド゛ Ｑ：Ｑ−７，ｒゲ ９　“〒＝４に丁５ジノ―辷２テ ［Ｏ゛γＵ（（更・・７ド ｊ３困 ｆ［升郭リード　　　　ｒ４ヤ喘キ１乍敢）ｒＷ：ｔ−
ｔし　ト’￥１脂　　　　　　ｔ５　へｏ−，７、トイ
シｆｊ５　バンア゛じｑ゛ワ千々ｊ６　　γ”ｒ　ｔ（
０・・・Ｆ”り４図

Claims (1)

    【特許請求の範囲】
  1. 金属製リードフレームのダイパッド部にペースト材を用
    いて半導体素子をダイボンディングしワイヤーボンディ
    ングした後、モールド樹脂で封止する半導体装置の製造
    方法において、ペースト材をダイパッド部に１００μｍ
    〜２００μｍ塗布し、その上に半導体素子を載置しスク
    ライブすることによりダイパッド側面部と半導体素子側
    面部にペースト材を塗布することを特徴とする樹脂封止
    型半導体装置の製造方法。
JP63258483A 1988-10-14 1988-10-14 樹脂封止型半導体装置の製造方法 Pending JPH02105542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63258483A JPH02105542A (ja) 1988-10-14 1988-10-14 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63258483A JPH02105542A (ja) 1988-10-14 1988-10-14 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02105542A true JPH02105542A (ja) 1990-04-18

Family

ID=17320838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63258483A Pending JPH02105542A (ja) 1988-10-14 1988-10-14 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02105542A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343076A (en) * 1990-07-21 1994-08-30 Mitsui Petrochemical Industries, Ltd. Semiconductor device with an airtight space formed internally within a hollow package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343076A (en) * 1990-07-21 1994-08-30 Mitsui Petrochemical Industries, Ltd. Semiconductor device with an airtight space formed internally within a hollow package
US6048754A (en) * 1990-07-21 2000-04-11 Mitsui Chemicals, Inc. Method of manufacturing a semiconductor device with an airtight space formed internally within a hollow package

Similar Documents

Publication Publication Date Title
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JPS5916357A (ja) 半導体装置
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JPH0547988A (ja) 半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置
JPS6313337A (ja) 半導体素子の実装方法
JPS6123348A (ja) 樹脂封止型半導体装置
JP2533675B2 (ja) 半導体装置及びその製造方法
JP2705983B2 (ja) 半導体装置の製造方法
JPH01257361A (ja) 樹脂封止型半導体装置
JPH02181460A (ja) 半導体装置
JPH02292850A (ja) リードフレーム
JP2999639B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0521653A (ja) 樹脂封止型半導体装置
JPS63133537A (ja) 半導体装置の製造方法
JPH01309357A (ja) 半導体装置
JPH0837201A (ja) 半導体装置の製造方法
JPS613438A (ja) プラスチツク封止型ｉｃ
JPH07120728B2 (ja) 半導体装置及びその製造方法
JPS60140832A (ja) 半導体装置
JPH07176557A (ja) 半導体装置
JPS63254752A (ja) 封止用キヤップとこの使用方法
JPH06101487B2 (ja) 半導体装置の製造方法
JPS62188347A (ja) 半導体パツケ−ジ