JPH02106072A - 絶縁ゲート型トランジスタおよびその製造方法 - Google Patents
絶縁ゲート型トランジスタおよびその製造方法Info
- Publication number
- JPH02106072A JPH02106072A JP63260095A JP26009588A JPH02106072A JP H02106072 A JPH02106072 A JP H02106072A JP 63260095 A JP63260095 A JP 63260095A JP 26009588 A JP26009588 A JP 26009588A JP H02106072 A JPH02106072 A JP H02106072A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- metal
- silicon layer
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は絶縁ゲート型トランジスタに関するものであり
、とりわけアクティブ型のマトリクス画像表示装置にお
いて有用な絶縁ゲート型トランジスタ及びその製造方法
を提供するものである。
、とりわけアクティブ型のマトリクス画像表示装置にお
いて有用な絶縁ゲート型トランジスタ及びその製造方法
を提供するものである。
従来の技術
近年、微細加工技術、高密度実装技術および液晶材料等
の進歩により2−6インチと小型ではあるが液晶パネル
を用いてテレビジョン画像が商用ベースで提供されるよ
うになってきた。一方のガラス基板上にRGBの着色層
を形成しておくことにより表示画像のカラー化も容易に
達成され、また絵素毎にスイッチング素子を内蔵させた
、いわゆるアクティブ型の液晶パネルではクロストーク
も少なく、かつ高いコントラスト比の画像が確保される
。
の進歩により2−6インチと小型ではあるが液晶パネル
を用いてテレビジョン画像が商用ベースで提供されるよ
うになってきた。一方のガラス基板上にRGBの着色層
を形成しておくことにより表示画像のカラー化も容易に
達成され、また絵素毎にスイッチング素子を内蔵させた
、いわゆるアクティブ型の液晶パネルではクロストーク
も少なく、かつ高いコントラスト比の画像が確保される
。
このような液晶パネルは、走査線としては120−24
0本、信号線としては240−720本程度のマトリク
ス編成が一般的で、第9図に示すように液晶パネル1を
構成する一方の基板2上に形成された走査線の電極端子
群(図示せず)および信号線の電極端子群3に、例えば
ポリイミド系樹脂薄膜をベースとし、金メツキされた銅
箔の接続端子(図示せず)を多数形成された接続フィル
ム4を圧接しながら接着剤で固定したり、あるいは駆動
用の電気信号を供給する半導体集積回路チップ5を直付
けしたりして液晶パネル1の中央部の画像表示部に電気
信号を供給する手段が実装として付与される。第9図に
は便宜上二つの実装手段を同時に示しているが通常はい
ずれか一方の手段が採用される。実装に必要な電極端子
群と画像表示部の走査線や信号線とを接続する配線材6
.7は同じ材質である必要はなく適宜選定されるが、一
般的な単純マトリクス型の液晶パネルでは透明導電性の
E T O(Indium−Tin−Oxide)が用
いられて同一である。
0本、信号線としては240−720本程度のマトリク
ス編成が一般的で、第9図に示すように液晶パネル1を
構成する一方の基板2上に形成された走査線の電極端子
群(図示せず)および信号線の電極端子群3に、例えば
ポリイミド系樹脂薄膜をベースとし、金メツキされた銅
箔の接続端子(図示せず)を多数形成された接続フィル
ム4を圧接しながら接着剤で固定したり、あるいは駆動
用の電気信号を供給する半導体集積回路チップ5を直付
けしたりして液晶パネル1の中央部の画像表示部に電気
信号を供給する手段が実装として付与される。第9図に
は便宜上二つの実装手段を同時に示しているが通常はい
ずれか一方の手段が採用される。実装に必要な電極端子
群と画像表示部の走査線や信号線とを接続する配線材6
.7は同じ材質である必要はなく適宜選定されるが、一
般的な単純マトリクス型の液晶パネルでは透明導電性の
E T O(Indium−Tin−Oxide)が用
いられて同一である。
なお8は全ての絵素電極に共通な透明導電性の共通電極
を有するもう一方のガラス板で、2枚のガラス板は10
μm前後の間隙を保持するようにスペーサ、封口剤、シ
ール材等の部材を用いて鞘み立てられ、前記間隙に液晶
材が充填されている。
を有するもう一方のガラス板で、2枚のガラス板は10
μm前後の間隙を保持するようにスペーサ、封口剤、シ
ール材等の部材を用いて鞘み立てられ、前記間隙に液晶
材が充填されている。
カラー化のためにはガラス板8の閉空間側に染料または
顔料のいずれかもしくは両方を含む有機薄膜よりなる着
色層を形成しておけばよく、このようなガラス基板8を
別名カラーフィルタとよんでいる。そして例えばTN型
の液晶を用いる場合にはガラス板8上面上とガラス板2
下面上に偏光板が貼付され、液晶パネルlは電気光学素
子として機能する。
顔料のいずれかもしくは両方を含む有機薄膜よりなる着
色層を形成しておけばよく、このようなガラス基板8を
別名カラーフィルタとよんでいる。そして例えばTN型
の液晶を用いる場合にはガラス板8上面上とガラス板2
下面上に偏光板が貼付され、液晶パネルlは電気光学素
子として機能する。
第10図はアクティブ型の液晶パネルの等価回路で、走
査線9(7)と信号線10(6)との交点毎にスイッチ
ング素子として例えば絶縁ゲート型トランジスタ11と
液晶セル12とより成る単位絵素が配置される。実線で
描かれた素子類は一方のマトリクス基板2上に、そして
破線で描かれた素子類がもう一方の基板8上に形成され
ている。
査線9(7)と信号線10(6)との交点毎にスイッチ
ング素子として例えば絶縁ゲート型トランジスタ11と
液晶セル12とより成る単位絵素が配置される。実線で
描かれた素子類は一方のマトリクス基板2上に、そして
破線で描かれた素子類がもう一方の基板8上に形成され
ている。
蓄積容1113は必ずしも必須の構成要素とは言えない
が、ゲート・ソース問等の寄生容量によってもたらされ
る映像信号の+11用効率の低下や画像むら、あるいは
絶縁ゲート型トランジスタ11と液晶セル12の保持状
態のリーク電流にともなう画像のちらつき(フリッカ)
や画面上下の輝度むら(輝度傾斜)等の抑圧には効果的
存在で、開口率を低下させたり点欠陥を増やす恐れはあ
っても適宜採用される。14は前述したように全ての液
晶セル12に共通する透明導電層より成る対抗電極で、
15は蓄積容量13の共通線である。一般的には14と
15は接続して同電位で駆動される。
が、ゲート・ソース問等の寄生容量によってもたらされ
る映像信号の+11用効率の低下や画像むら、あるいは
絶縁ゲート型トランジスタ11と液晶セル12の保持状
態のリーク電流にともなう画像のちらつき(フリッカ)
や画面上下の輝度むら(輝度傾斜)等の抑圧には効果的
存在で、開口率を低下させたり点欠陥を増やす恐れはあ
っても適宜採用される。14は前述したように全ての液
晶セル12に共通する透明導電層より成る対抗電極で、
15は蓄積容量13の共通線である。一般的には14と
15は接続して同電位で駆動される。
アクティブ基板をローコストで作製するための手段とし
て、ガラス基板を用いプラズマCVDによって絶縁ゲー
ト型トランジスタを得る工業化技術は緒についたばかり
で歴史的にみてもまだ確ケしたとは言い難く、非晶質シ
リ・コンを半導体層とし、シリコン窒化膜をゲート絶縁
膜とする絶縁ゲート型トランジスタは、その新規性もあ
いまってデバイス構造とその製造方法にはかなりの自由
度があり、また電極材料の制約も緩いため様々な導電性
材料が用いられるが、ここでは本発明者が特願昭57−
95343の出願にて開示したものを一部改良したもの
を従来例として取り上げる。
て、ガラス基板を用いプラズマCVDによって絶縁ゲー
ト型トランジスタを得る工業化技術は緒についたばかり
で歴史的にみてもまだ確ケしたとは言い難く、非晶質シ
リ・コンを半導体層とし、シリコン窒化膜をゲート絶縁
膜とする絶縁ゲート型トランジスタは、その新規性もあ
いまってデバイス構造とその製造方法にはかなりの自由
度があり、また電極材料の制約も緩いため様々な導電性
材料が用いられるが、ここでは本発明者が特願昭57−
95343の出願にて開示したものを一部改良したもの
を従来例として取り上げる。
第11図は同トランジスタの平面配置図であり、A−A
’綿線上工程途中断面図を第12図に示し、その製造方
法を以下に述べる。第12図(a)に示したようにまず
絶縁性基板、例えばガラス板2の一主面上にゲートとな
る第1の金属N9、例えば0.1μmの膜厚のCrを選
択的に被着形成する。
’綿線上工程途中断面図を第12図に示し、その製造方
法を以下に述べる。第12図(a)に示したようにまず
絶縁性基板、例えばガラス板2の一主面上にゲートとな
る第1の金属N9、例えば0.1μmの膜厚のCrを選
択的に被着形成する。
つぎにプラズマCVDにより第1のシリコン窒化膜16
、不純物を含まない第1の非晶質シリコン層17、そし
て再び第2のシリコン窒化膜18を例えば0.4ILm
、0.1μm、0.1μmの膜厚で連続的に被着する。
、不純物を含まない第1の非晶質シリコン層17、そし
て再び第2のシリコン窒化膜18を例えば0.4ILm
、0.1μm、0.1μmの膜厚で連続的に被着する。
そしてゲート金属層9上にのみシリコン窒化膜を選択的
に残して19とした後、第12図(b)に示したように
不純物として隣(P)を含む第2の非晶質シリコン[2
0を再びブラズマCVDにより全面に0.05μmの膜
厚で被着し、第2と第1の非晶質シリコンN20.18
および第1のシリコン窒化膜16を貫通するゲート9へ
のコンタクトホール21を形成した後、ソース・ドレイ
ンとなる第2の金属層22、例えば0.8μ!nの膜厚
のAtを被着する。引続き第2の金属層を選択的に残し
てソース配線23、ドレイン配線24、ゲート配線25
を形成した後、これらの配線層を食刻マスクとして配線
間に露出している不純物を含む非晶質シリコンN20と
その下の不純物を含まない非晶質シリコン層17とを選
択的に除去して第12図(c)に示す絶縁ゲート型トラ
ンジスタが完成する。この時、第2のシリコン窒化膜1
9は、エツチング・ストッパーとしてチャネルとなる不
純物を含まない非晶質シリコン層を保護する機能が重要
である。なお、第11図に示したソース配線23とゲー
ト9との交点に第2のシリコン窒化膜26を残している
のは、アクティブ型のマトリクス基板における走査線9
と信号線10との間の耐圧を高め、クロスショートを減
少せしめるための設計的配慮である。
に残して19とした後、第12図(b)に示したように
不純物として隣(P)を含む第2の非晶質シリコン[2
0を再びブラズマCVDにより全面に0.05μmの膜
厚で被着し、第2と第1の非晶質シリコンN20.18
および第1のシリコン窒化膜16を貫通するゲート9へ
のコンタクトホール21を形成した後、ソース・ドレイ
ンとなる第2の金属層22、例えば0.8μ!nの膜厚
のAtを被着する。引続き第2の金属層を選択的に残し
てソース配線23、ドレイン配線24、ゲート配線25
を形成した後、これらの配線層を食刻マスクとして配線
間に露出している不純物を含む非晶質シリコンN20と
その下の不純物を含まない非晶質シリコン層17とを選
択的に除去して第12図(c)に示す絶縁ゲート型トラ
ンジスタが完成する。この時、第2のシリコン窒化膜1
9は、エツチング・ストッパーとしてチャネルとなる不
純物を含まない非晶質シリコン層を保護する機能が重要
である。なお、第11図に示したソース配線23とゲー
ト9との交点に第2のシリコン窒化膜26を残している
のは、アクティブ型のマトリクス基板における走査線9
と信号線10との間の耐圧を高め、クロスショートを減
少せしめるための設計的配慮である。
発明が解決しようとする課題
しかしながら、上述した絶縁ゲート型トランジスタは、
単結晶シリコンプロセスとの比較からも容易に分かるよ
うに拡散の概念が無く、全ての薄膜層が被着形成によっ
てなされている。一方、非晶質シリコンは水素によって
欠陥密度を補償されているので耐熱性に欠けることも事
実である。このような状況下では三つの課題を指摘する
ことが出来る。
単結晶シリコンプロセスとの比較からも容易に分かるよ
うに拡散の概念が無く、全ての薄膜層が被着形成によっ
てなされている。一方、非晶質シリコンは水素によって
欠陥密度を補償されているので耐熱性に欠けることも事
実である。このような状況下では三つの課題を指摘する
ことが出来る。
その一つは生産ロット内、生産ロット間のいずれにおい
ても絶縁ゲート型トランジスタのON電流が大きく変動
することである。その理由はチャネルとなる不純物を含
まない第1の非晶質シリコン層17と、ソース・ドレイ
ン配線23、 24との間に介在しオーミック接触を確
保するための不純物を含む第2の非晶質シリコン層20
との間の界面に浸入した微量の大気が、薄い酸化膜を形
成するからである。先述したように二つの非晶質シリコ
ン層17と20が不純物を共有し合う程の熱処理を与え
ることはできず、第2の非晶質シリコンN20の被着ま
での待機状態、および第1の非晶質シリコン層17の表
面状態がON電流を大きく左右する。従って、第1の非
晶質シリコン層17が露出してから第2の非晶質シリコ
ン層20の被着終了までの工程管理は、連続性と環境整
備に厳密性が要求され、必ずしも作り易いデバイスとは
言えない。
ても絶縁ゲート型トランジスタのON電流が大きく変動
することである。その理由はチャネルとなる不純物を含
まない第1の非晶質シリコン層17と、ソース・ドレイ
ン配線23、 24との間に介在しオーミック接触を確
保するための不純物を含む第2の非晶質シリコン層20
との間の界面に浸入した微量の大気が、薄い酸化膜を形
成するからである。先述したように二つの非晶質シリコ
ン層17と20が不純物を共有し合う程の熱処理を与え
ることはできず、第2の非晶質シリコンN20の被着ま
での待機状態、および第1の非晶質シリコン層17の表
面状態がON電流を大きく左右する。従って、第1の非
晶質シリコン層17が露出してから第2の非晶質シリコ
ン層20の被着終了までの工程管理は、連続性と環境整
備に厳密性が要求され、必ずしも作り易いデバイスとは
言えない。
もう一つの課題は第2の金属層配線が断線し易いことで
ある。解析によれば、第2の金属配線層23−25下の
第2の非晶質シリコンN20と、第1の非晶質シリコン
層17との間で膜剥離が生じ、しかも第2の金属層のパ
ターン幅が太い程、トランジスタ特性の安定化のための
熱処理温度が高い程、剥離が進行することが判明した。
ある。解析によれば、第2の金属配線層23−25下の
第2の非晶質シリコンN20と、第1の非晶質シリコン
層17との間で膜剥離が生じ、しかも第2の金属層のパ
ターン幅が太い程、トランジスタ特性の安定化のための
熱処理温度が高い程、剥離が進行することが判明した。
その理由は加熱によって二つの非晶質シリコン層17.
20から発生するガスが、第2の金属層によるキャップ
(蓋)効果によって境界面に微少な空洞を形成するため
と思われる。断線を防止する意味では、非晶質シリコン
層を島状に形成して、第2の金属配線F123−25を
ゲート絶縁層である第1の絶縁層16上に直接被着する
ことによって効果を上げることはできるが、トランジス
タのソース・ドレイン領域に於ける膜剥離を完全に抑え
ることには原理的に無理がある。
20から発生するガスが、第2の金属層によるキャップ
(蓋)効果によって境界面に微少な空洞を形成するため
と思われる。断線を防止する意味では、非晶質シリコン
層を島状に形成して、第2の金属配線F123−25を
ゲート絶縁層である第1の絶縁層16上に直接被着する
ことによって効果を上げることはできるが、トランジス
タのソース・ドレイン領域に於ける膜剥離を完全に抑え
ることには原理的に無理がある。
話を簡単にするために従来例の中では省略したが、耐熱
性の観点からは、本発明者が特開昭59−68975号
公報で開示したように、第2の金属F!23−25と、
不純物を含む第2の非晶質シリコン層20との間に耐熱
バリア層を介在させると十分な熱処理を与えることが出
来て、トランジスタ特性の安定化が促進されるが、製造
工程が複雑になることが三番目の課題として挙げられる
。
性の観点からは、本発明者が特開昭59−68975号
公報で開示したように、第2の金属F!23−25と、
不純物を含む第2の非晶質シリコン層20との間に耐熱
バリア層を介在させると十分な熱処理を与えることが出
来て、トランジスタ特性の安定化が促進されるが、製造
工程が複雑になることが三番目の課題として挙げられる
。
本発明は、このような従来技術の課題を解決することを
目的とする。
目的とする。
課題を解決するための手段
本発明は、ソース・ドレイン配線層とチャネルとなる不
純物を含まない非晶質シリコン層との接続が、従来のよ
うに不純物を含んだ非晶質シリコン層の被着によってな
されるのではなく、チャネルどなる不純物を含まない非
晶質シリコン層への不純物の選択的ドーピングによって
ソース・ドレインが形成されることで目的が達せられる
。不純物のドーピングを可能ならしめる手段は、ガス状
不純物をプラズマ状態にイオン化し、非晶質シリコン層
に低速の加速電圧下で照射するプラズマ照射(イオン・
シャワー)であり、選択的ドーピングを可能ならしめる
のは、非晶質シリコン層上に形成された適当なマスクで
ある。
純物を含まない非晶質シリコン層との接続が、従来のよ
うに不純物を含んだ非晶質シリコン層の被着によってな
されるのではなく、チャネルどなる不純物を含まない非
晶質シリコン層への不純物の選択的ドーピングによって
ソース・ドレインが形成されることで目的が達せられる
。不純物のドーピングを可能ならしめる手段は、ガス状
不純物をプラズマ状態にイオン化し、非晶質シリコン層
に低速の加速電圧下で照射するプラズマ照射(イオン・
シャワー)であり、選択的ドーピングを可能ならしめる
のは、非晶質シリコン層上に形成された適当なマスクで
ある。
作用
不純物をソース・ドレインを構成する非晶質シリコン層
に十分ドープしておくことにより、加熱処理でソース・
ドレイン配線が非晶質シリコン層と反応し非晶質シリコ
ン層内に浸入しても、チャネルとなる不純物を含まない
非晶質シリコン層にまで到達することはなく、オーミッ
ク特性は保証される。すなわち、耐熱バリア層は不要と
なる。
に十分ドープしておくことにより、加熱処理でソース・
ドレイン配線が非晶質シリコン層と反応し非晶質シリコ
ン層内に浸入しても、チャネルとなる不純物を含まない
非晶質シリコン層にまで到達することはなく、オーミッ
ク特性は保証される。すなわち、耐熱バリア層は不要と
なる。
一方、プラズマ照射は小さいとはいえ加速エネルギーを
持ち非晶質シリコン層にドープされるので、非晶質シリ
コン層の表面はさほど清浄度を要求しない。加えてソー
ス・ドレイン配線層の被着形成は通常のスパッタで行わ
れても特に問題となるような汚染はなく、したがってソ
ース・ドレイン配線層が剥離する現象も原理的には発生
しない。
持ち非晶質シリコン層にドープされるので、非晶質シリ
コン層の表面はさほど清浄度を要求しない。加えてソー
ス・ドレイン配線層の被着形成は通常のスパッタで行わ
れても特に問題となるような汚染はなく、したがってソ
ース・ドレイン配線層が剥離する現象も原理的には発生
しない。
実施例
以下に、本発明の実施例を図面に基づいて説明する。
第1図は本発明の第1の実施例による絶縁ゲート型トラ
ンジスタの平面配置図であり、A−A’綿線上工程断面
図を第2図に示す。なお、便宜上同一の部位に対しては
従来例と同じ番号を与えることにする。先ず、絶縁性基
板2上にゲートとなる第1の金属N9を選択的に被着形
成し、全面に第1のシリコン窒化膜16、不純物を含ま
ない非晶質シリコンN17、そして再び第2のシリコン
窒化膜を順次被着し、第2図(a)に示したように、ゲ
ート9上に第2のシリコン窒化膜19を選択的に残して
非晶質シリコンN17を露出する。
ンジスタの平面配置図であり、A−A’綿線上工程断面
図を第2図に示す。なお、便宜上同一の部位に対しては
従来例と同じ番号を与えることにする。先ず、絶縁性基
板2上にゲートとなる第1の金属N9を選択的に被着形
成し、全面に第1のシリコン窒化膜16、不純物を含ま
ない非晶質シリコンN17、そして再び第2のシリコン
窒化膜を順次被着し、第2図(a)に示したように、ゲ
ート9上に第2のシリコン窒化膜19を選択的に残して
非晶質シリコンN17を露出する。
次に、第2図(b)に示したように不純物、例えば燐(
P)のプラズマビーム27を基板2の全面にわたって照
射する。この時パターン化されたシリコン窒化膜19は
プラズマビーム 27に対してマスクとして機能するだ
けの膜厚が必要であるが、非晶質シリコン層17の2−
3倍程度の膜厚で十分である。非晶質シリコン層17に
ドープされた不純物は十分深い領域、すなわちゲート絶
縁[16との境界においても活性化するだけのドープ量
と加速エネルギーを必要とするが、活性化率は非晶質シ
リコン層17の製膜条件によって太きCT RON D
EVICE LETTER5Vol、9.No、2.1
988)を参照されたい。シリコン窒化膜19下の不純
物をドープされない非晶質シリコン層28は絶縁ゲート
型トランジスタのチャネルとなり、不純物をドープされ
た非晶質シリコンFA29はチャネルと接しているので
ソース・ドレインを構成することになる。
P)のプラズマビーム27を基板2の全面にわたって照
射する。この時パターン化されたシリコン窒化膜19は
プラズマビーム 27に対してマスクとして機能するだ
けの膜厚が必要であるが、非晶質シリコン層17の2−
3倍程度の膜厚で十分である。非晶質シリコン層17に
ドープされた不純物は十分深い領域、すなわちゲート絶
縁[16との境界においても活性化するだけのドープ量
と加速エネルギーを必要とするが、活性化率は非晶質シ
リコン層17の製膜条件によって太きCT RON D
EVICE LETTER5Vol、9.No、2.1
988)を参照されたい。シリコン窒化膜19下の不純
物をドープされない非晶質シリコン層28は絶縁ゲート
型トランジスタのチャネルとなり、不純物をドープされ
た非晶質シリコンFA29はチャネルと接しているので
ソース・ドレインを構成することになる。
不純物のプラズマ照射後、第2図(c)に示したように
トランジスタを構成する領域にのみ非晶質シリコン層を
島状30に残してゲート絶縁層16を露出し、ゲート電
極9への接続のための開口部31をゲート絶縁N16に
形成する。引続き、全面に第2の金属層を被着した後、
選択的パターン形成によりソース・ドレイン配線23.
24およびゲート配線25を得て、第2図(d)に示し
た第1の実施例による絶縁ゲート型トランジスタが完成
する。ゲート9とソース配線23との交点に第2のシリ
コン窒化膜26を、従って自動的に同膜下の非晶質シリ
コン層も残しておくのは、クロス・ショート防止のため
である。
トランジスタを構成する領域にのみ非晶質シリコン層を
島状30に残してゲート絶縁層16を露出し、ゲート電
極9への接続のための開口部31をゲート絶縁N16に
形成する。引続き、全面に第2の金属層を被着した後、
選択的パターン形成によりソース・ドレイン配線23.
24およびゲート配線25を得て、第2図(d)に示し
た第1の実施例による絶縁ゲート型トランジスタが完成
する。ゲート9とソース配線23との交点に第2のシリ
コン窒化膜26を、従って自動的に同膜下の非晶質シリ
コン層も残しておくのは、クロス・ショート防止のため
である。
第3図は本発明の第2の実施例による絶縁ゲート型トラ
ンジスタの平面配置図であり、A−A’綿線上断面図を
第4図に示す。第1の実施例との差異は、非晶質シリコ
ン層29の島化工程を合理化したことである。従って不
純物のプラズマ照射までは第1の実施例と同じ製造工程
を経て、ゲート9の一部上のプラズマ照射された非晶質
シリコン層29および第1のシリコン窒化膜16にゲ−
トコンタクト32を形成し第2の金属層の被着後、第4
図に示したようにソース・ドレイン配線23.24およ
びゲート配線25の選択的パターン形成を行い、これら
の配線層を食刻マスクとして配線層間に露出している非
晶質シリコン層29を選択的に除去して絶縁ゲート型ト
ランジスタが完成する。ソース・ドレイン配線23.2
4間では第2のシリコン窒化膜19が保護層として配置
されているので非晶質シリコン層29の除去時にチャネ
ル層28が損傷を受けることはない。
ンジスタの平面配置図であり、A−A’綿線上断面図を
第4図に示す。第1の実施例との差異は、非晶質シリコ
ン層29の島化工程を合理化したことである。従って不
純物のプラズマ照射までは第1の実施例と同じ製造工程
を経て、ゲート9の一部上のプラズマ照射された非晶質
シリコン層29および第1のシリコン窒化膜16にゲ−
トコンタクト32を形成し第2の金属層の被着後、第4
図に示したようにソース・ドレイン配線23.24およ
びゲート配線25の選択的パターン形成を行い、これら
の配線層を食刻マスクとして配線層間に露出している非
晶質シリコン層29を選択的に除去して絶縁ゲート型ト
ランジスタが完成する。ソース・ドレイン配線23.2
4間では第2のシリコン窒化膜19が保護層として配置
されているので非晶質シリコン層29の除去時にチャネ
ル層28が損傷を受けることはない。
パターン化されたシリコン窒化膜19を使わずに、他の
マスク材を用いて不純物の選択的ドープを行うことも可
能であり、半導体層を形成するプラズマCVDの簡略化
を意図とした、その他の実施例について説明する。
マスク材を用いて不純物の選択的ドープを行うことも可
能であり、半導体層を形成するプラズマCVDの簡略化
を意図とした、その他の実施例について説明する。
第5図は本発明の第3の実施例による絶縁ゲート型トラ
ンジスタの平面配置図であり、A−A’綿線上工程断面
図を第6図に示す。絶縁性基板2上にゲートとなる第1
の金属層を選択的に被着形成し、全面にゲート絶縁層と
なるシリコン窒化膜16、不純物を含まない非晶質シリ
コンN17、そして耐熱性の金属薄膜層を順次被着し、
第6図(a)に示したようにゲート9上に金属薄膜層3
3を選択的に残して非晶質シリコン層17を露出する。
ンジスタの平面配置図であり、A−A’綿線上工程断面
図を第6図に示す。絶縁性基板2上にゲートとなる第1
の金属層を選択的に被着形成し、全面にゲート絶縁層と
なるシリコン窒化膜16、不純物を含まない非晶質シリ
コンN17、そして耐熱性の金属薄膜層を順次被着し、
第6図(a)に示したようにゲート9上に金属薄膜層3
3を選択的に残して非晶質シリコン層17を露出する。
次に第6図(b)に示したように燐のプラズマ照射を行
う。パターン化された金属薄膜層33はプラズマビーム
27に対してマスクとして機能するだけの膜厚と、プラ
ズマ照射時の基板加熱に耐えるだけの耐熱性が必要であ
り、一方その除去時の非晶質シリコン層への損傷を考慮
するならば、従来の耐熱バリア層と同じ考え方で、0.
1−0.3μmの膜厚のCrが最適である。不純物のプ
ラズマ照射後、金属薄膜層33を除去し、第6図(C)
に示したようにトランジスタを構成する領域にのみ非晶
質シリコン層29を島状30に残してゲート絶縁層16
を露出し、ゲート電極9への接続のための開口部31を
ゲート絶縁層16に形成する。引続き、全面に第2の金
属層を被着した後、選択的パターン形成によりソース・
ドレイン配線23.24及びゲート配線25を得て、第
6図(d)に示した第3の実施例による絶縁ゲート型ト
ランジスタが完成する。ゲート9とソース配線23との
交点に非晶質シリコン層を残しておいても、非晶質シリ
コン層の膜厚が0.1μm程度と薄ければ、クロス・シ
ョート対策としての効果は期待できない。
う。パターン化された金属薄膜層33はプラズマビーム
27に対してマスクとして機能するだけの膜厚と、プラ
ズマ照射時の基板加熱に耐えるだけの耐熱性が必要であ
り、一方その除去時の非晶質シリコン層への損傷を考慮
するならば、従来の耐熱バリア層と同じ考え方で、0.
1−0.3μmの膜厚のCrが最適である。不純物のプ
ラズマ照射後、金属薄膜層33を除去し、第6図(C)
に示したようにトランジスタを構成する領域にのみ非晶
質シリコン層29を島状30に残してゲート絶縁層16
を露出し、ゲート電極9への接続のための開口部31を
ゲート絶縁層16に形成する。引続き、全面に第2の金
属層を被着した後、選択的パターン形成によりソース・
ドレイン配線23.24及びゲート配線25を得て、第
6図(d)に示した第3の実施例による絶縁ゲート型ト
ランジスタが完成する。ゲート9とソース配線23との
交点に非晶質シリコン層を残しておいても、非晶質シリ
コン層の膜厚が0.1μm程度と薄ければ、クロス・シ
ョート対策としての効果は期待できない。
第7図は本発明の第4の実施例による絶縁ゲート型トラ
ンジスタの平面配置図であり、A−A’綿線上工程断面
図を第8図に示す。第3の実施例との差異は、同じく非
晶質シリコン層29の島化工程を合理化したことである
。従って不純物のプラズマ照射までは第3の実施例と同
じ製造工程を経て、ゲート9の一部上のプラズマ照射さ
れた非晶質シリコンN29およびゲート絶縁膜16にゲ
ートコンタクト32を形成し第2の金属層の被着後、第
8図(a)に示したようにソース・ドレイン配線23.
24及びゲート配線25の選択的パターン形成を行う。
ンジスタの平面配置図であり、A−A’綿線上工程断面
図を第8図に示す。第3の実施例との差異は、同じく非
晶質シリコン層29の島化工程を合理化したことである
。従って不純物のプラズマ照射までは第3の実施例と同
じ製造工程を経て、ゲート9の一部上のプラズマ照射さ
れた非晶質シリコンN29およびゲート絶縁膜16にゲ
ートコンタクト32を形成し第2の金属層の被着後、第
8図(a)に示したようにソース・ドレイン配線23.
24及びゲート配線25の選択的パターン形成を行う。
そしてこれらの配線層を食刻マスクとして配線層間に露
出している非晶質シリコン層29を選択的に除去し、引
続きソース・ドレイン配線23.24間の金属薄膜層3
4を選択的に除去して第8図(b)に示した第4の実施
例による絶縁ゲート型トランジスタが完成する。ソース
・ドレイン配線23.24閏では非晶質シリコン層29
の除去時に金属薄膜層34がチャネル層28を保護して
いる。
出している非晶質シリコン層29を選択的に除去し、引
続きソース・ドレイン配線23.24間の金属薄膜層3
4を選択的に除去して第8図(b)に示した第4の実施
例による絶縁ゲート型トランジスタが完成する。ソース
・ドレイン配線23.24閏では非晶質シリコン層29
の除去時に金属薄膜層34がチャネル層28を保護して
いる。
以上述べたように、非晶質シリコンをチャネルとする絶
縁ゲート型トランジスタにおいて、非晶質シリコン層へ
の不純物の選択的ドープによって形成されたソース・ド
レインに直接ソース・ドレイン配線が接触する構成とな
っている。従って、非晶質シリコン層とソース・ドレイ
ン配線との間に不純物を含んだ非晶質シリコン層が介在
する従来の絶縁ゲート型トランジスタと比較すると、ま
ず、不連続な非晶質シリコン層界面からの脱ガスに伴う
膜剥離や断線が著しく減少している。つぎに不純物を十
分深くドープすることによりソース・ドレイン配線とチ
ャネル層との間のオーミック特性が加熱温度に左右され
なくなり、最適のトランジスタ特性を得るための熱処理
の制約が撤廃されるとともに、ソース・ドレイン配線下
の耐熱バリア層が不要となって製造工程の簡素化が実現
した。またトランジスタのON″Si流も極めて安定し
、製造工程における厳密な環境管理や連続生産性の必然
性が薄れ、生産管理の面から見ても作り易くなったと言
える。いずれの実施例を採用するかは多角的に検討する
必要があり、例えば第1と第3の実施例においては非晶
質シリコン層を晶化するためにホトマスク工程が一回必
要ではあるが、ゲートコンタクトを形成するためにはシ
リコン窒化膜だけの食刻であるので、簡易的で生産性の
高い湿式食刻を採用でき、第2と第4の実施例のように
非晶質シリコン層の島化工程が合理化できても、ゲート
コンタクト形成のための食刻が非晶質シリコン層とシリ
コン窒化膜との多層のためドライエッチを採用した結果
、生産性の低下を招き、全体としてのバランスが崩れる
ことは量産工程においては好ましい状態とは言えないか
らである。チャネル上の第2のシリコン窒化膜19に関
しても同様で、第1の実施例では従来のように非晶質シ
リコン層に対するエツチング・ストッパーとして機能し
ているわけではなく、不純物のプラズマ照射に対するマ
スクとして機能していることを考えるならば、必ずしも
シリコン窒化膜である必然性は無いことは既に述べたし
、チャネルに対するパシベーション機能に間しても、第
3、第4の実施例に対して後工程でプラズマCVDによ
ってシリコン窒化膜を被着するならば、全体としてプラ
ズマCVDの反応室数は変わらないが、ソース・ドレイ
ン配線等にまでパシベーションが拡張されるメリットが
生じるといった具合いに、様々なバリエーションが生じ
る点が、工業的に確立していないと判断する根拠である
。また耐熱性に関しても第1と第3の実施例においては
、ソース・ドレイン配線とチャネルとなる不純物を含ま
ない非晶質シリコン層との間で横方向に2−3μmの不
純物を含む非晶質シリコン層が介在しているのに対して
、第2と第4の実施例においては、非晶質シリコン層内
における不純物の境界線上にソース・ドレイン配線が位
置しているので、ソース・ドレイン配線材にAIを用い
た場合にはAtの横方向の拡散に対してマージンがあり
、前者の方が耐熱性により優れた効果を発揮する。
縁ゲート型トランジスタにおいて、非晶質シリコン層へ
の不純物の選択的ドープによって形成されたソース・ド
レインに直接ソース・ドレイン配線が接触する構成とな
っている。従って、非晶質シリコン層とソース・ドレイ
ン配線との間に不純物を含んだ非晶質シリコン層が介在
する従来の絶縁ゲート型トランジスタと比較すると、ま
ず、不連続な非晶質シリコン層界面からの脱ガスに伴う
膜剥離や断線が著しく減少している。つぎに不純物を十
分深くドープすることによりソース・ドレイン配線とチ
ャネル層との間のオーミック特性が加熱温度に左右され
なくなり、最適のトランジスタ特性を得るための熱処理
の制約が撤廃されるとともに、ソース・ドレイン配線下
の耐熱バリア層が不要となって製造工程の簡素化が実現
した。またトランジスタのON″Si流も極めて安定し
、製造工程における厳密な環境管理や連続生産性の必然
性が薄れ、生産管理の面から見ても作り易くなったと言
える。いずれの実施例を採用するかは多角的に検討する
必要があり、例えば第1と第3の実施例においては非晶
質シリコン層を晶化するためにホトマスク工程が一回必
要ではあるが、ゲートコンタクトを形成するためにはシ
リコン窒化膜だけの食刻であるので、簡易的で生産性の
高い湿式食刻を採用でき、第2と第4の実施例のように
非晶質シリコン層の島化工程が合理化できても、ゲート
コンタクト形成のための食刻が非晶質シリコン層とシリ
コン窒化膜との多層のためドライエッチを採用した結果
、生産性の低下を招き、全体としてのバランスが崩れる
ことは量産工程においては好ましい状態とは言えないか
らである。チャネル上の第2のシリコン窒化膜19に関
しても同様で、第1の実施例では従来のように非晶質シ
リコン層に対するエツチング・ストッパーとして機能し
ているわけではなく、不純物のプラズマ照射に対するマ
スクとして機能していることを考えるならば、必ずしも
シリコン窒化膜である必然性は無いことは既に述べたし
、チャネルに対するパシベーション機能に間しても、第
3、第4の実施例に対して後工程でプラズマCVDによ
ってシリコン窒化膜を被着するならば、全体としてプラ
ズマCVDの反応室数は変わらないが、ソース・ドレイ
ン配線等にまでパシベーションが拡張されるメリットが
生じるといった具合いに、様々なバリエーションが生じ
る点が、工業的に確立していないと判断する根拠である
。また耐熱性に関しても第1と第3の実施例においては
、ソース・ドレイン配線とチャネルとなる不純物を含ま
ない非晶質シリコン層との間で横方向に2−3μmの不
純物を含む非晶質シリコン層が介在しているのに対して
、第2と第4の実施例においては、非晶質シリコン層内
における不純物の境界線上にソース・ドレイン配線が位
置しているので、ソース・ドレイン配線材にAIを用い
た場合にはAtの横方向の拡散に対してマージンがあり
、前者の方が耐熱性により優れた効果を発揮する。
理解を簡単にするため、ゲートとなる第1の金属層につ
いてはCrの単層膜を取り上げたが、他の導電性材料で
あっても、また例えばCr / M 。
いてはCrの単層膜を取り上げたが、他の導電性材料で
あっても、また例えばCr / M 。
Si2のような多層膜であっても河等差し支えないこと
は言うまでもない。
は言うまでもない。
発明の詳細
な説明したように、本発明においては、絶縁ゲート型ト
ランジスタのON電流が大きく変動することがなく、金
属層配線が断線せず、また製造工程が簡単であるという
長所を有する。
ランジスタのON電流が大きく変動することがなく、金
属層配線が断線せず、また製造工程が簡単であるという
長所を有する。
第1図、第3図、第5図及び第7図は本発明の第1から
第4の実施例による絶縁ゲート型トランジスタの平面配
置図、第2図、第4図、第6図及び第8図は同トランジ
スタの要部または製造工程の途中を示す工程図、第9図
は従来の液晶パネルへの実装手段を示す斜視図り、第1
0図はアクティブ型液晶パネルの等価回路図、第11図
と第12図は従来例による絶縁ゲート型トランジスタの
平面配置図と同トランジスタの製造工程中の断面図を示
す。 l・・・液晶パネル、6.10・・・信号線、7.9・
・・走査線、11・・・絶縁ゲ・・・ト型トランジスタ
、12・・・液晶セル、16・・・第1の(ゲ・・・ト
)絶縁層、17・・・不純物を含まない非晶質シリコン
層、18.19・・・第2の絶縁層、20・・・不純物
を含む非晶質シリコン層、21 31,32・・・ゲ・
・・トコンタクト、23・・・ソ・・・ス配線層、24
・・・ドレイン配線層、25・・・ゲ・・・ト配線層、
27・・・、不純物のプラズマビー・・ム、28・・・
チャネル層、29−・・不純物をプラズマ照射でド・・
・ブされた非晶質シリコン層、30・・・島状の非晶質
シリコン層、33.34・・・金属薄膜(マスク)層。 代理人の氏名 弁理士 粟野重孝 はか1名第 図 3] 9−ケート 19−絶縁層 23.24−ソース・ドノン配線 25−ケート配線 田−非晶質シリコン層 31−・間口部 第 (C) 図 (d) 23.24・・・ソースドレイン配線 30−−・島4大の非晶+jtシリコン層第2図 q (b) 2・−ガラス基板 9・−ケート ン 27・・・不hsのプラズマビーム 29− 不純ギブをドープされた非晶質シリコン層第 図 9−・ケート 19・−絶縁層 23.24−−ソース・ドレイン配線 25−・ケート配線 32・・・間口郁 第 図 q 2−力°ラス基板 9−・ゲート 16.19−シリコン窒化膜 23.24.−ソース・ドしイン西e線29−・・不純
牧殖ドープされた非晶質シリコン層第 6 図 (a) (b) ン 33・−金属薄膜層 33−シリコン窒化膜 (C) (d) 図 図 1一液晶パネル 2・−アクティブ基板 4−実装フィルム 5−半導体子νブ 8−カラーフィルタ 第8図 (a) 1Δ (b) 34−金属薄膜層 第10図 9−走査線 ]0−信号線 11−、tl!!!ケート型トラ〉ヅスタ12−・・液
晶セル 第 ]] 図 b 2]−開口罫 第 ]2 図 (b) ン 16.18.19−一一シリコン響化膜17.20−一
非晶質ソノコン層
第4の実施例による絶縁ゲート型トランジスタの平面配
置図、第2図、第4図、第6図及び第8図は同トランジ
スタの要部または製造工程の途中を示す工程図、第9図
は従来の液晶パネルへの実装手段を示す斜視図り、第1
0図はアクティブ型液晶パネルの等価回路図、第11図
と第12図は従来例による絶縁ゲート型トランジスタの
平面配置図と同トランジスタの製造工程中の断面図を示
す。 l・・・液晶パネル、6.10・・・信号線、7.9・
・・走査線、11・・・絶縁ゲ・・・ト型トランジスタ
、12・・・液晶セル、16・・・第1の(ゲ・・・ト
)絶縁層、17・・・不純物を含まない非晶質シリコン
層、18.19・・・第2の絶縁層、20・・・不純物
を含む非晶質シリコン層、21 31,32・・・ゲ・
・・トコンタクト、23・・・ソ・・・ス配線層、24
・・・ドレイン配線層、25・・・ゲ・・・ト配線層、
27・・・、不純物のプラズマビー・・ム、28・・・
チャネル層、29−・・不純物をプラズマ照射でド・・
・ブされた非晶質シリコン層、30・・・島状の非晶質
シリコン層、33.34・・・金属薄膜(マスク)層。 代理人の氏名 弁理士 粟野重孝 はか1名第 図 3] 9−ケート 19−絶縁層 23.24−ソース・ドノン配線 25−ケート配線 田−非晶質シリコン層 31−・間口部 第 (C) 図 (d) 23.24・・・ソースドレイン配線 30−−・島4大の非晶+jtシリコン層第2図 q (b) 2・−ガラス基板 9・−ケート ン 27・・・不hsのプラズマビーム 29− 不純ギブをドープされた非晶質シリコン層第 図 9−・ケート 19・−絶縁層 23.24−−ソース・ドレイン配線 25−・ケート配線 32・・・間口郁 第 図 q 2−力°ラス基板 9−・ゲート 16.19−シリコン窒化膜 23.24.−ソース・ドしイン西e線29−・・不純
牧殖ドープされた非晶質シリコン層第 6 図 (a) (b) ン 33・−金属薄膜層 33−シリコン窒化膜 (C) (d) 図 図 1一液晶パネル 2・−アクティブ基板 4−実装フィルム 5−半導体子νブ 8−カラーフィルタ 第8図 (a) 1Δ (b) 34−金属薄膜層 第10図 9−走査線 ]0−信号線 11−、tl!!!ケート型トラ〉ヅスタ12−・・液
晶セル 第 ]] 図 b 2]−開口罫 第 ]2 図 (b) ン 16.18.19−一一シリコン響化膜17.20−一
非晶質ソノコン層
Claims (8)
- (1)絶縁性基板上にゲートとなる第1の金属層が選択
的に被着形成され、第1の絶縁層を介して前記第1の金
属層上周辺に島状の非晶質シリコン層が選択的に被着形
成され、前記島状の非晶質シリコン層上には第2の絶縁
層が選択的に被着形成されているとともに、前記第1の
金属層と一部重なり合うように前記島状の非晶質シリコ
ン層上及び第1の絶縁層上に選択的に被着形成された一
対の第2の金属層をソース・ドレイン配線とする絶縁ゲ
ート型トランジスタにおいて、前記第2の絶縁層下の領
域を除いて前記島状の非晶質シリコン層に自己整合的に
ドープされた不純物が前記第1の絶縁層との堺界面にま
で到達していることを特徴とする絶縁ゲート型トランジ
スタ。 - (2)絶縁性基板上に第1の金属層を選択的に被着形成
する工程と、全面に第1の絶縁層、不純物を含まない非
晶質シリコン層、第2の絶縁層を順次被着する工程と、
前記第1の金属層上の第2の絶縁層を選択的に残して前
記非晶質シリコン層を露出する工程と、全面に不純物の
プラズマ照射を行う工程と、前記第1の金属層上周辺の
非晶質シリコン層を島状に残す工程と、前記第1の金属
層と一部重なり合うように前記島状の非晶質シリコン層
を含んで第1の絶縁層上に一対の第2の金属層を選択的
に被着形成する工程とからなる絶縁ゲート型トランジス
タの製造方法。 - (3)絶縁性基板上にゲートとなる第1の金属層が選択
的に被着形成され、前記第1の金属層を含んで全面に第
1の絶縁層が被着され、非晶質シリコン層を介して第2
の絶縁層が前記第1の金属層上の第1の絶縁層上に選択
的に被着形成され、前記第2の絶縁層の一部を含み非晶
質シリコン層を介して前記第1の絶縁層上に選択的に被
着形成された一対の第2の金属層をソース・ドレインと
する絶縁ゲート型トランジスタにおいて、前記第2の絶
縁層下の領域を除いて前記非晶質シリコン層に自己整合
的にドープされた不純物が前記第1の絶縁層との境界面
にまで到達していることを特徴とする絶縁ゲート型トラ
ンジスタ。 - (4)絶縁性基板上に第1の金属層を選択的に被着形成
する工程と、全面に第1の絶縁層、不純物を含まない非
晶質シリコン層、第2の絶縁層を順次被着する工程と、
前記第1の金属層上の第2の絶縁層を選択的に残して前
記非晶質シリコン層を露出する工程と、全面に不純物の
プラズマ照射を行う工程と、前記第2の絶縁層の一部を
含み前記非晶質シリコン層上に一対の第2の金属層を選
択的に被着形成する工程と、前記第2の金属層を食刻マ
スクとして前記非晶質シリコン層を選択的に除去する工
程とからなる絶縁ゲート型トランジスタの製造方法。 - (5)絶縁性基板上にゲートとなる第1の金属層が選択
的に被着形成され、絶縁層を介して前記第1の金属層上
周辺に島状の非晶質シリコン層が選択的に被着形成され
、前記第1の金属層と一部重なり合うように前記島状の
非晶質シリコン層上及び絶縁層上に選択的に被着形成さ
れた一対の第2の金属層をソース・ドレイン配線とする
絶縁ゲート型トランジスタにおいて、前記第1の金属層
の一部と重なるとともに前記第2の金属層下の非晶質シ
リコン層に自己整合的にドープされた不純物が前記絶縁
層との境界面にまで到達していることを特徴とする絶縁
ゲート型トランジスタ。 - (6)絶縁性基板上に第1の金属層を選択的に被着形成
する工程と、全面に絶縁層、不純物を含まない非晶質シ
リコン層、金属薄膜層を順次被着する工程と、前記第1
の金属層上の金属薄膜層を選択的に残して前記非晶質シ
リコン層を露出する工程と、全面に不純物のプラズマ照
射を行う工程と、前記金属薄膜層を除去する工程と、前
記第1の金属層上周辺の非晶質シリコン層を島状に残す
工程と、前記第1の金属層と一部重なり合うように前記
島状の非晶質シリコン層を含んで絶縁層上に一対の第2
の金属層を選択的に被着形成する工程とからなる絶縁ゲ
ート型トランジスタの製造方法。 - (7)絶縁性基板上にゲートとなる第1の金属層が選択
的に被着形成され、前記第1の金属層を含んで全面に絶
縁層が被着され、非晶質シリコン層を介して前記第1の
金属層上に選択的に被着形成された一対の金属薄膜層を
含み非晶質シリコン層を介して前記絶縁層上に選択的に
被着形成された第2の金属層をソース・ドレインとする
絶縁ゲート型トランジスタにおいて、前記ソース・ドレ
イン間及び前記金属薄膜層下を除く非晶質シリコン層に
自己整合的にドープされた不純物が前記絶縁層との境界
面にまで到達していることを特徴とする絶縁ゲート型ト
ランジスタ。 - (8)絶縁性基板上に第1の金属層を選択的に被着形成
する工程と、全面に絶縁層、不純物を含まない非晶質シ
リコン層、金属薄膜層を順次被着する工程と、前記第1
の金属層上の金属薄膜層を選択的に残して前記非晶質シ
リコン層を露出する工程と、全面に不純物のプラズマ照
射を行う工程と、前記金属薄膜層の一部を含み前記非晶
質シリコン層上に一対の第2の金属層を選択的に被着す
る工程と、前記第2の金属層と金属薄膜層を食刻マスク
として前記非晶質シリコン層を選択的に除去する工程と
、前記第2の金属層を食刻マスクとして前記金属薄膜層
を選択的に除去する工程とからなる絶縁ゲート型トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260095A JPH02106072A (ja) | 1988-10-14 | 1988-10-14 | 絶縁ゲート型トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260095A JPH02106072A (ja) | 1988-10-14 | 1988-10-14 | 絶縁ゲート型トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106072A true JPH02106072A (ja) | 1990-04-18 |
Family
ID=17343227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63260095A Pending JPH02106072A (ja) | 1988-10-14 | 1988-10-14 | 絶縁ゲート型トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269837A (ja) * | 1991-02-26 | 1992-09-25 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1988
- 1988-10-14 JP JP63260095A patent/JPH02106072A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269837A (ja) * | 1991-02-26 | 1992-09-25 | Sharp Corp | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100421344B1 (ko) | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 | |
| JP3737176B2 (ja) | 液晶表示装置 | |
| JP3240858B2 (ja) | カラー表示装置 | |
| JP3420135B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| KR100271067B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100209277B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR19980071773A (ko) | 액티브매트릭스형 액정표시장치 | |
| JP3774352B2 (ja) | 液晶表示装置 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JPH0682811A (ja) | 液晶表示装置 | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| JP2914559B2 (ja) | 液晶パネル用基板とその製造方法 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| KR100262404B1 (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| US20040125293A1 (en) | Integrated color filter and fabricating method thereof | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JPH06130415A (ja) | Tftマトリクスの製造方法 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
| US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
| JP3079600B2 (ja) | マトリックス型表示装置の製造方法 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 |