JPH06258670A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH06258670A JPH06258670A JP30948193A JP30948193A JPH06258670A JP H06258670 A JPH06258670 A JP H06258670A JP 30948193 A JP30948193 A JP 30948193A JP 30948193 A JP30948193 A JP 30948193A JP H06258670 A JPH06258670 A JP H06258670A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- line
- crystal display
- display device
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 19
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート線とデータ線との間の寄生キャパシタ
ンスを低減し、データ線のステップカバリッジ及びピン
ホールによる線間短絡を防止すること。 【構成】 透明基板（９）と、透明基板（９）上のゲー
ト線とデータ線とが交叉されるべき部分に形成された複
数の島状の導電体層（１０）と、各導電体層（１０）の
間に一方向に各導電体の両側に接続され、ガラス基板上
に形成された複数のゲート線（２）と、各導電体（１
０）及びゲート線（２）から隔離され、各ゲート線
（２）と垂直な方向に前記導電体層（１０）の上側を通
過するように形成された複数のデータ線（３）とを含
む。
ンスを低減し、データ線のステップカバリッジ及びピン
ホールによる線間短絡を防止すること。 【構成】 透明基板（９）と、透明基板（９）上のゲー
ト線とデータ線とが交叉されるべき部分に形成された複
数の島状の導電体層（１０）と、各導電体層（１０）の
間に一方向に各導電体の両側に接続され、ガラス基板上
に形成された複数のゲート線（２）と、各導電体（１
０）及びゲート線（２）から隔離され、各ゲート線
（２）と垂直な方向に前記導電体層（１０）の上側を通
過するように形成された複数のデータ線（３）とを含
む。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置及びその
製造方法に関し、特に、ゲートバスラインとデータバス
ラインとの交叉部分に生じる寄生キャパシタンスを低減
し、交叉部分におけるデータバスラインのステップカバ
リッジを向上させることができる液晶表示装置及びその
製造方法に関するものである。
製造方法に関し、特に、ゲートバスラインとデータバス
ラインとの交叉部分に生じる寄生キャパシタンスを低減
し、交叉部分におけるデータバスラインのステップカバ
リッジを向上させることができる液晶表示装置及びその
製造方法に関するものである。
【０００２】
【従来の技術】一般に、液晶表示装置は、電極が形成さ
れた２枚のガラス基板の間に液晶を打ち込むことによっ
て形成されており、液晶セルの電圧印加の有無によって
液晶の配列状態が変化すると、液晶セルの光学的性質が
変化することを利用して像を表示するものである。
れた２枚のガラス基板の間に液晶を打ち込むことによっ
て形成されており、液晶セルの電圧印加の有無によって
液晶の配列状態が変化すると、液晶セルの光学的性質が
変化することを利用して像を表示するものである。
【０００３】このような液晶表示装置は、単純マトリッ
クス駆動方式とアクティブマトリックス駆動方式に分類
される。アクティブマトリックス駆動方式としては、Ｔ
ＦＴ−ＬＣＤ（Thin-Film Transistor-LCD）が代表的で
あり、それぞれの画素電極に独立的な能動素子を設け、
それぞれの画素を独立的に駆動することにより隣接画素
のデータ信号による影響を最小化させ、コントラスト比
を高めながら、走査線数を増加させる駆動方式である。
クス駆動方式とアクティブマトリックス駆動方式に分類
される。アクティブマトリックス駆動方式としては、Ｔ
ＦＴ−ＬＣＤ（Thin-Film Transistor-LCD）が代表的で
あり、それぞれの画素電極に独立的な能動素子を設け、
それぞれの画素を独立的に駆動することにより隣接画素
のデータ信号による影響を最小化させ、コントラスト比
を高めながら、走査線数を増加させる駆動方式である。
【０００４】以下、従来の液晶表示装置を添付図面によ
り説明する。図１は、従来のアクティブマトリックス駆
動型液晶表示装置を示す平面図であり、図２は図１のＡ
−Ａ′線に沿った断面図であり、図３は図１のＢ−Ｂ′
線に沿った断面図である。これらの図からわかるよう
に、従来の液晶表示装置の構成は、一定間隔をもって一
方向に複数個形成されたゲート線２（図１では、２つだ
け示す）と、一定間隔をもってゲート線２と垂直な方向
に複数個形成されたデータ線３と、各ゲート線２とデー
タ線３との間の画素領域に形成された、液晶セルを駆動
するための透明電極６と、ゲート線２とデータ線３とが
交叉した部分の画素電極に信号を印加するための薄膜ト
ランジスタとを含んでなる。
り説明する。図１は、従来のアクティブマトリックス駆
動型液晶表示装置を示す平面図であり、図２は図１のＡ
−Ａ′線に沿った断面図であり、図３は図１のＢ−Ｂ′
線に沿った断面図である。これらの図からわかるよう
に、従来の液晶表示装置の構成は、一定間隔をもって一
方向に複数個形成されたゲート線２（図１では、２つだ
け示す）と、一定間隔をもってゲート線２と垂直な方向
に複数個形成されたデータ線３と、各ゲート線２とデー
タ線３との間の画素領域に形成された、液晶セルを駆動
するための透明電極６と、ゲート線２とデータ線３とが
交叉した部分の画素電極に信号を印加するための薄膜ト
ランジスタとを含んでなる。
【０００５】このように構成された従来の液晶表示装置
の製造方法は、以下の通りである。図２及び図３に示す
ように、ガラスまたは石英等の絶縁用透明基板９上にポ
リシリコンや非晶質シリコン等の半導体層１を蒸着し、
薄膜トランジスタが形成されるべき領域のみ残るように
パターニングして薄膜トランジスタのアクティブ領域を
形成する。次に、全面にゲート絶縁膜８と金属とを順次
蒸着し、金属を選択的に除去してゲート電極及びゲート
線２を形成する。
の製造方法は、以下の通りである。図２及び図３に示す
ように、ガラスまたは石英等の絶縁用透明基板９上にポ
リシリコンや非晶質シリコン等の半導体層１を蒸着し、
薄膜トランジスタが形成されるべき領域のみ残るように
パターニングして薄膜トランジスタのアクティブ領域を
形成する。次に、全面にゲート絶縁膜８と金属とを順次
蒸着し、金属を選択的に除去してゲート電極及びゲート
線２を形成する。
【０００６】ここで、ゲート線２は図１と同様に一定間
隔で複数個形成し、ゲート電極はゲート線に接続されて
前記半導体層１上に形成される。
隔で複数個形成し、ゲート電極はゲート線に接続されて
前記半導体層１上に形成される。
【０００７】ゲート電極をマスクとして半導体層１にｎ
＋型イオンを打ち込んでソース／ドレイン領域を形成
し、全面に絶縁膜７を蒸着した後、画素電極である透明
電極６とデータ線３とを画素領域に順次形成し、続い
て、前記ソース／ドレイン領域が露出されるように絶縁
膜７を選択的に除去し、ソース／ドレイン領域にコンタ
クトホール５を形成し、ソース領域にデータ線３が接続
され且つドレイン領域に透明電極６が接続されるように
メタル３，４を蒸着してパターニングする。
＋型イオンを打ち込んでソース／ドレイン領域を形成
し、全面に絶縁膜７を蒸着した後、画素電極である透明
電極６とデータ線３とを画素領域に順次形成し、続い
て、前記ソース／ドレイン領域が露出されるように絶縁
膜７を選択的に除去し、ソース／ドレイン領域にコンタ
クトホール５を形成し、ソース領域にデータ線３が接続
され且つドレイン領域に透明電極６が接続されるように
メタル３，４を蒸着してパターニングする。
【０００８】
【発明が解決しようとする課題】しかし、上記のような
従来の液晶表示装置においては、画素数が多い高画質
（ＨＤＴＶ）、大画面のディスプレイを開発する場合に
は、ゲート線２とデータ線３との交叉部分（図１のＤ）
で寄生キャパシタンスが発生する。この寄生キャパシタ
ンスは、ゲート信号の遅延時間を増加させる要因となる
ため、反応速度が遅くなってしまい、高画質、大画面の
ディスプレイ液晶表示装置に不適合である。また、寄生
キャパシタンスを低減させるためにゲート線２及びデー
タ線３の幅を小さくするとライン抵抗が増加してしまう
ので、同様に素子特性が低下してしまう。このため、ゲ
ート線２及びデータ線３の幅を狭くすることは、設計上
及び工程上の困難性を増大させていた。
従来の液晶表示装置においては、画素数が多い高画質
（ＨＤＴＶ）、大画面のディスプレイを開発する場合に
は、ゲート線２とデータ線３との交叉部分（図１のＤ）
で寄生キャパシタンスが発生する。この寄生キャパシタ
ンスは、ゲート信号の遅延時間を増加させる要因となる
ため、反応速度が遅くなってしまい、高画質、大画面の
ディスプレイ液晶表示装置に不適合である。また、寄生
キャパシタンスを低減させるためにゲート線２及びデー
タ線３の幅を小さくするとライン抵抗が増加してしまう
ので、同様に素子特性が低下してしまう。このため、ゲ
ート線２及びデータ線３の幅を狭くすることは、設計上
及び工程上の困難性を増大させていた。
【０００９】本発明の目的は、上記のような問題点を解
決するためになされたもので、ゲート線とデータ線との
間の寄生キャパシタンスを低減し、データ線のステップ
カバリッジ及びピンホールによる線間短絡を防止するこ
とにある。
決するためになされたもので、ゲート線とデータ線との
間の寄生キャパシタンスを低減し、データ線のステップ
カバリッジ及びピンホールによる線間短絡を防止するこ
とにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、絶縁用透明基板と、前記絶縁用透明基板
上のゲート線とデータ線とが交叉する部分に形成された
複数の島状の導電体層と、前記各導電体層の一方向の両
側に接続されてガラス基板上に形成された複数のゲート
線と、前記各導電体層及び各ゲート線から隔離され、各
ゲート線と垂直な方向に前記導電体層の上側を通過する
ように形成された複数のデータ線とを含んでなる。
に、本発明は、絶縁用透明基板と、前記絶縁用透明基板
上のゲート線とデータ線とが交叉する部分に形成された
複数の島状の導電体層と、前記各導電体層の一方向の両
側に接続されてガラス基板上に形成された複数のゲート
線と、前記各導電体層及び各ゲート線から隔離され、各
ゲート線と垂直な方向に前記導電体層の上側を通過する
ように形成された複数のデータ線とを含んでなる。
【００１１】
【実施例】本発明の一実施例を添付図面を参照してより
詳細に説明する。図４は本発明の液晶表示装置の平面図
であり、図５は図４のＣ−Ｃ′線に沿った断面図であ
り、図６は図４の“Ｅ”部分の拡大図であり、図７は本
発明によるゲート線の状態図であり、図８〜図１３は図
４のＣ−Ｃ′線に沿った工程断面図であり、図１４〜図
１９は図４のＤ−Ｄ′線に沿った工程断面図である。こ
れらの図からわかるように、本発明の液晶表示装置は、
絶縁用透明基板９と、絶縁用透明基板９上のゲート線と
データ線とが交叉される部分に形成される島状の複数の
導電層１０と、各導電体層１０の両側に一方向に接続さ
れて形成される複数のゲート線２と、前記導電体層１０
及びゲート線２から隔離されるように形成され、前記導
電体層１０の上側を通過するように、ゲート線２と垂直
方向に複数個形成されるデータ線３と、前記ゲート線２
とデータ線３との間の画素領域に形成されて液晶セルに
電圧を印加するための複数の透明電極６と、前記各透明
電極６とデータ線３との間でゲート線２の信号に基づい
てデータ線３の信号を透明電極６に印加するための薄膜
トランジスタとからなる。
詳細に説明する。図４は本発明の液晶表示装置の平面図
であり、図５は図４のＣ−Ｃ′線に沿った断面図であ
り、図６は図４の“Ｅ”部分の拡大図であり、図７は本
発明によるゲート線の状態図であり、図８〜図１３は図
４のＣ−Ｃ′線に沿った工程断面図であり、図１４〜図
１９は図４のＤ−Ｄ′線に沿った工程断面図である。こ
れらの図からわかるように、本発明の液晶表示装置は、
絶縁用透明基板９と、絶縁用透明基板９上のゲート線と
データ線とが交叉される部分に形成される島状の複数の
導電層１０と、各導電体層１０の両側に一方向に接続さ
れて形成される複数のゲート線２と、前記導電体層１０
及びゲート線２から隔離されるように形成され、前記導
電体層１０の上側を通過するように、ゲート線２と垂直
方向に複数個形成されるデータ線３と、前記ゲート線２
とデータ線３との間の画素領域に形成されて液晶セルに
電圧を印加するための複数の透明電極６と、前記各透明
電極６とデータ線３との間でゲート線２の信号に基づい
てデータ線３の信号を透明電極６に印加するための薄膜
トランジスタとからなる。
【００１２】ここで、薄膜トランジスタは、ゲート線２
にゲート電極が接続され、データ線３にソース電極が接
続され、透明電極にドレイン電極が接続される。
にゲート電極が接続され、データ線３にソース電極が接
続され、透明電極にドレイン電極が接続される。
【００１３】このように構成される本発明の液晶表示装
置の製造方法は、以下の通りである。図８及び図１４に
示したように、ガラスや石英等の絶縁性透明基板９上に
不純物がドープされない半導体層（undoped poly silic
on）を蒸着し、パターンマスクを用いた選択的なエッチ
ング工程によりゲート線２とデータ線３とが交叉する部
分と薄膜トランジスタ形成領域のみに半導体層が残るよ
うにパターニングして、島状の第１半導体装置１０ａと
第２半導体装置１０ｂとを四角形に複数個形成する。
置の製造方法は、以下の通りである。図８及び図１４に
示したように、ガラスや石英等の絶縁性透明基板９上に
不純物がドープされない半導体層（undoped poly silic
on）を蒸着し、パターンマスクを用いた選択的なエッチ
ング工程によりゲート線２とデータ線３とが交叉する部
分と薄膜トランジスタ形成領域のみに半導体層が残るよ
うにパターニングして、島状の第１半導体装置１０ａと
第２半導体装置１０ｂとを四角形に複数個形成する。
【００１４】この際、ゲート線２とデータ線３とが交叉
する部分の第１半導体層１０ａの幅は、図６のようにデ
ータ線３及びゲート線２の幅よりも大きく形成する。な
お、全面にゲート絶縁用第１絶縁膜８を蒸着した後、ゲ
ート線２が形成されるべき方向に、図９に示したよう
に、ゲート線とデータ線とが交叉する部分の第１半導体
層１０ａの両側の第１絶縁膜８を選択的に除去し、第１
半導体層１０ａが露出されるようにコンタクトホール１
１を形成する。
する部分の第１半導体層１０ａの幅は、図６のようにデ
ータ線３及びゲート線２の幅よりも大きく形成する。な
お、全面にゲート絶縁用第１絶縁膜８を蒸着した後、ゲ
ート線２が形成されるべき方向に、図９に示したよう
に、ゲート線とデータ線とが交叉する部分の第１半導体
層１０ａの両側の第１絶縁膜８を選択的に除去し、第１
半導体層１０ａが露出されるようにコンタクトホール１
１を形成する。
【００１５】続いて、図１０及び図１６のように、金属
層を蒸着し、感光膜及びパターンマスクを用いた選択的
エッチング工程においてコンタクトホール１１を介して
第１半導体層１０ａと接続されるように、第１半導体層
１０ａと第１半導体層１０ａの間に一方向にゲート線２
を形成し、第２半導体層１０ｂ上の第１絶縁膜８上にゲ
ート電極を形成する。
層を蒸着し、感光膜及びパターンマスクを用いた選択的
エッチング工程においてコンタクトホール１１を介して
第１半導体層１０ａと接続されるように、第１半導体層
１０ａと第１半導体層１０ａの間に一方向にゲート線２
を形成し、第２半導体層１０ｂ上の第１絶縁膜８上にゲ
ート電極を形成する。
【００１６】この時、ゲート線２の構造は、図７に示す
ように、第１半導体層１０ａが形成された部分では連続
性を有しないように短絡し、第１半導体層１０ａを介し
てゲート線２が連続性を有するように形成される。
ように、第１半導体層１０ａが形成された部分では連続
性を有しないように短絡し、第１半導体層１０ａを介し
てゲート線２が連続性を有するように形成される。
【００１７】そして、図１１及び図１６に示すように、
ゲート電極及びゲート線２をマスクとして用いてゲート
線とデータ線とが交叉する部分の第１半導体層１０ａと
薄膜トランジスタ領域の第２半導体層１０ｂに高濃度ｎ
型（ｎ＋）イオンを打ち込んで熱処理を施すことによ
り、ゲート線とデータ線とが交叉される部分の第１半導
体層１０ａを導電体にし、かつ、薄膜トランジスタ領域
の半導体１０ｂにソース／ドレイン領域を形成する。
ゲート電極及びゲート線２をマスクとして用いてゲート
線とデータ線とが交叉する部分の第１半導体層１０ａと
薄膜トランジスタ領域の第２半導体層１０ｂに高濃度ｎ
型（ｎ＋）イオンを打ち込んで熱処理を施すことによ
り、ゲート線とデータ線とが交叉される部分の第１半導
体層１０ａを導電体にし、かつ、薄膜トランジスタ領域
の半導体１０ｂにソース／ドレイン領域を形成する。
【００１８】この熱処理によって、半導体層１０ａにイ
オンが打ち込まれたドーパントのアクティベーション及
びラテラル拡散が生じるので、ゲート線２と導電層１０
とが電気的に接続される。
オンが打ち込まれたドーパントのアクティベーション及
びラテラル拡散が生じるので、ゲート線２と導電層１０
とが電気的に接続される。
【００１９】次に、図１２及び図１７に示すように、全
面に絶縁膜７を形成し、薄膜トランジスタの一方の画素
領域に透明電極６をパターニングした後、図１８に示す
ように、薄膜トランジスタ領域の中、ソース／ドレイン
領域上の絶縁膜７を選択的にエッチングし、ソース／ド
レイン領域（ｎ＋）が露出されるようにコンタクトホー
ル１２を形成する。
面に絶縁膜７を形成し、薄膜トランジスタの一方の画素
領域に透明電極６をパターニングした後、図１８に示す
ように、薄膜トランジスタ領域の中、ソース／ドレイン
領域上の絶縁膜７を選択的にエッチングし、ソース／ド
レイン領域（ｎ＋）が露出されるようにコンタクトホー
ル１２を形成する。
【００２０】さらに、図１３及び図１９に示すように、
金属を蒸着し、パターンマスクを用いた選択的なエッチ
ング工程を用いて金属をパターニングし、前記ゲート線
２と垂直に前記導電体層１０の上部を通過するようにデ
ータ線３を形成するとともに、透明電極６と薄膜トラン
ジスタのドレイン領域が接続され、データ線３と薄膜ト
ランジスタのソース領域とが接続されるようにパターニ
ングする。
金属を蒸着し、パターンマスクを用いた選択的なエッチ
ング工程を用いて金属をパターニングし、前記ゲート線
２と垂直に前記導電体層１０の上部を通過するようにデ
ータ線３を形成するとともに、透明電極６と薄膜トラン
ジスタのドレイン領域が接続され、データ線３と薄膜ト
ランジスタのソース領域とが接続されるようにパターニ
ングする。
【００２１】
【発明の効果】以上から説明したような本発明の液晶表
示装置及びその製造方法においては、ゲート線とデータ
線とが交叉する部分に導電体層が形成され、導電体層と
ゲート線から隔離されて導電体層の上部にデータ線が形
成され、導電体層１０の両側にゲート線が接続されてゲ
ート線が連続性を有するように形成されるので、ゲート
線とデータ線との交叉部分において２つの線間の距離が
大きいので、この部分における寄生キャパシタンスが低
下し、交叉部分の絶縁膜が２重構造であるため、ピンホ
ールによる線間短絡が防止され、交叉部分においてゲー
ト線が切断されているので、データ線のステップカバリ
ッジがよくなって液晶表示装置のゲート信号の遅延時間
を減少させるため高速化されて画質が向上され、これに
よって、高画質でかつ大画面の液晶表示装置を提供する
ことができるという効果が得られる。
示装置及びその製造方法においては、ゲート線とデータ
線とが交叉する部分に導電体層が形成され、導電体層と
ゲート線から隔離されて導電体層の上部にデータ線が形
成され、導電体層１０の両側にゲート線が接続されてゲ
ート線が連続性を有するように形成されるので、ゲート
線とデータ線との交叉部分において２つの線間の距離が
大きいので、この部分における寄生キャパシタンスが低
下し、交叉部分の絶縁膜が２重構造であるため、ピンホ
ールによる線間短絡が防止され、交叉部分においてゲー
ト線が切断されているので、データ線のステップカバリ
ッジがよくなって液晶表示装置のゲート信号の遅延時間
を減少させるため高速化されて画質が向上され、これに
よって、高画質でかつ大画面の液晶表示装置を提供する
ことができるという効果が得られる。
【図１】従来の液晶表示装置のレイアウト図である。
【図２】図１のＡ−Ａ′線に沿った断面構造図である。
【図３】図１のＢ−Ｂ′線に沿った断面構造図である。
【図４】本発明の液晶表示装置のレイアウト図である。
【図５】図４のＣ−Ｃ′線に沿った断面構造図である。
【図６】図４の“Ｅ”部分の拡大平面図である。
【図７】本発明によるゲート線の状態図である。
【図８】図４のＣ−Ｃ′線に沿った工程断面図である。
【図９】図４のＣ−Ｃ′線に沿った工程断面図である。
【図１０】図４のＣ−Ｃ′線に沿った工程断面図であ
る。
る。
【図１１】図４のＣ−Ｃ′線に沿った工程断面図であ
る。
る。
【図１２】図４のＣ−Ｃ′線に沿った工程断面図であ
る。
る。
【図１３】図４のＣ−Ｃ′線に沿った工程断面図であ
る。
る。
【図１４】図４のＤ−Ｄ′線に沿った工程断面図であ
る。
る。
【図１５】図４のＤ−Ｄ′線に沿った工程断面図であ
る。
る。
【図１６】図４のＤ−Ｄ′線に沿った工程断面図であ
る。
る。
【図１７】図４のＤ−Ｄ′線に沿った工程断面図であ
る。
る。
【図１８】図４のＤ−Ｄ′線に沿った工程断面図であ
る。
る。
【図１９】図４のＤ−Ｄ′線に沿った工程断面図であ
る。
る。
２ ゲート線 ３ データ線 ４ メタル １１，１２ コンタクトホール ６ 透明電極 ７，８ 絶縁膜 ９ 透明基板 １０ 導電体層 １０ａ，１０ｂ 半導体層
Claims (5)
- 【請求項１】透明基板（９）と、 前記透明基板（９）上のゲート線とデータ線とが交叉す
る部分に形成された複数の島状の導電体層（１０）と、 前記各導電体層（１０）の間に一方向に各導電体の両側
に接続され、ガラス基板上に形成された複数のゲート線
（２）と、 前記各導電体層（１０）及びゲート線（２）から隔離さ
れ、各ゲート線（２）と垂直な方向に前記導電体層（１
０）の上側を通過するように形成された複数のデータ線
（３）と、 を含んでなることを特徴とする液晶表示装置。 - 【請求項２】前記島状の各導電体層（１０）の幅は、ゲ
ート線（２）とデータ線（３）との幅よりも大きく形成
されたことを特徴とする請求項１に記載の液晶表示装
置。 - 【請求項３】前記島状の導電体層（１０）は、ドープさ
れた半導体層で形成されることを特徴とする請求項１に
記載の液晶表示装置。 - 【請求項４】前記島状の導電体層は、四角形で形成され
ることを特徴とする請求項１に記載の液晶表示装置。 - 【請求項５】透明基板（９）上のゲート線（２）とデー
タ線（３）とが交叉するべき部分と薄膜トランジスタが
形成されるべき部分とに島状の第１半導体層（１０ａ）
と第２半導体層（１０ｂ）とを複数個形成する工程と、 全面に第１絶縁膜（８）を蒸着し、各第１半導体層（１
０ａ）の両側にコンタクトホールを形成する工程と、 前記コンタクトホールを介して一方向に各第１半導体層
（１０ａ）の間を結合し、前記第２半導体層（１０ｂ）
上にゲート電極が形成されるように、前記ゲート電極と
一体化された複数のゲート線（２）を形成する工程と、 前記ゲート電極及びゲート線（２）をマスクとして用い
て高濃度Ｎ型イオンを打ち込み、熱処理して前記第１半
導体層を導電体層で形成し、前記第２半導体層にはソー
ス／ドレイン領域を形成する工程と、 全面に第２絶縁膜（７）を形成し、画素領域に透明電極
（６）を形成する工程と、 前記導電体層（１０）の上部を通過するように、ゲート
線（２）と垂直な方向に複数のデータ線（３）を形成す
る工程と、 前記ソース／ドレイン領域にコンタクトホールを形成
し、前記ソース領域とデータ線（３）とを接続し、前記
ドレイン領域と透明電極（６）とが接続されるように、
メタルを形成する工程と、 を含んでなることを特徴とする液晶表示装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023845A KR940015576A (ko) | 1992-12-10 | 1992-12-10 | 액정표시장치 제조방법 |
| KR1992-23845 | 1992-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06258670A true JPH06258670A (ja) | 1994-09-16 |
| JP3808107B2 JP3808107B2 (ja) | 2006-08-09 |
Family
ID=19345171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30948193A Expired - Lifetime JP3808107B2 (ja) | 1992-12-10 | 1993-12-09 | 液晶表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5453856A (ja) |
| JP (1) | JP3808107B2 (ja) |
| KR (1) | KR940015576A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136158A1 (ja) * | 2007-04-24 | 2008-11-13 | Sharp Kabushiki Kaisha | 表示装置用基板、表示装置及び配線基板 |
| JP2012190030A (ja) * | 2000-02-29 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置、表示モジュール及び電気器具 |
| US8633490B2 (en) | 2011-05-20 | 2014-01-21 | Samsung Display Co., Ltd. | Organic electroluminescence display and manufacturing method thereof |
| CN105093742A (zh) * | 2015-08-06 | 2015-11-25 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及液晶显示器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1020331A (ja) * | 1996-06-28 | 1998-01-23 | Sharp Corp | 液晶表示装置 |
| KR100483379B1 (ko) * | 1997-01-28 | 2005-08-01 | 삼성전자주식회사 | 데이터선의오픈을줄이는액정패널 |
| US6825488B2 (en) | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6646692B2 (en) * | 2000-01-26 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
| US6580475B2 (en) * | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7633471B2 (en) | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| US7804552B2 (en) * | 2000-05-12 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same |
| KR101361925B1 (ko) * | 2010-07-07 | 2014-02-21 | 엘지디스플레이 주식회사 | 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI459477B (zh) * | 2011-11-16 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 畫素結構及其製作方法 |
| KR102022396B1 (ko) | 2013-02-20 | 2019-09-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN114068589A (zh) * | 2021-08-09 | 2022-02-18 | Tcl华星光电技术有限公司 | 阵列基板、阵列基板的制作方法及显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01101519A (ja) * | 1987-10-14 | 1989-04-19 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPH0239128A (ja) * | 1988-07-29 | 1990-02-08 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JPH0262421U (ja) * | 1988-10-26 | 1990-05-10 | ||
| JPH03288824A (ja) * | 1990-04-05 | 1991-12-19 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0442214A (ja) * | 1990-06-08 | 1992-02-12 | Seiko Epson Corp | 液晶表示装置 |
| JPH04338730A (ja) * | 1991-05-16 | 1992-11-26 | Fujitsu Ltd | アクティブマトリクス型液晶表示素子 |
| JPH0695155A (ja) * | 1992-09-17 | 1994-04-08 | Canon Inc | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117521A (ja) * | 1984-11-12 | 1986-06-04 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JP2644751B2 (ja) * | 1987-05-08 | 1997-08-25 | 株式会社日立製作所 | 液晶表示装置 |
| JPS63287825A (ja) * | 1987-05-20 | 1988-11-24 | Seiko Epson Corp | アクティブマトリックス基板 |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| JPH04250426A (ja) * | 1991-01-28 | 1992-09-07 | Nec Corp | アクティブマトリクスアレイとその製造方法 |
| FR2674661B1 (fr) * | 1991-03-26 | 1993-05-14 | Thomson Csf | Structure de commande matricielle pour ecran de visualisation. |
| JPH05119332A (ja) * | 1991-10-30 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
-
1992
- 1992-12-10 KR KR1019920023845A patent/KR940015576A/ko not_active Withdrawn
-
1993
- 1993-12-09 JP JP30948193A patent/JP3808107B2/ja not_active Expired - Lifetime
- 1993-12-09 US US08/164,202 patent/US5453856A/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01101519A (ja) * | 1987-10-14 | 1989-04-19 | Seiko Epson Corp | アクティブマトリクス基板の製造方法 |
| JPH0239128A (ja) * | 1988-07-29 | 1990-02-08 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JPH0262421U (ja) * | 1988-10-26 | 1990-05-10 | ||
| JPH03288824A (ja) * | 1990-04-05 | 1991-12-19 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0442214A (ja) * | 1990-06-08 | 1992-02-12 | Seiko Epson Corp | 液晶表示装置 |
| JPH04338730A (ja) * | 1991-05-16 | 1992-11-26 | Fujitsu Ltd | アクティブマトリクス型液晶表示素子 |
| JPH0695155A (ja) * | 1992-09-17 | 1994-04-08 | Canon Inc | 半導体装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012190030A (ja) * | 2000-02-29 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置、表示モジュール及び電気器具 |
| US9263476B2 (en) | 2000-02-29 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| WO2008136158A1 (ja) * | 2007-04-24 | 2008-11-13 | Sharp Kabushiki Kaisha | 表示装置用基板、表示装置及び配線基板 |
| US8421944B2 (en) | 2007-04-24 | 2013-04-16 | Sharp Kabushiki Kaisha | Display device substrate, display device, and wiring substrate |
| US8633490B2 (en) | 2011-05-20 | 2014-01-21 | Samsung Display Co., Ltd. | Organic electroluminescence display and manufacturing method thereof |
| CN105093742A (zh) * | 2015-08-06 | 2015-11-25 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及液晶显示器 |
| CN105093742B (zh) * | 2015-08-06 | 2019-01-22 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板以及液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5453856A (en) | 1995-09-26 |
| KR940015576A (ko) | 1994-07-21 |
| JP3808107B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267011B2 (ja) | 液晶表示装置 | |
| US20010029071A1 (en) | Electro-optical device | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JP3808107B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH10198292A (ja) | 半導体装置およびその作製方法 | |
| EP0315319B1 (en) | Liquid crystal display device | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3270674B2 (ja) | 半導体集積回路の作製方法 | |
| JP3005918B2 (ja) | アクティブマトリクスパネル | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH06175154A (ja) | 液晶表示装置の製造方法 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JP2000187245A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JP3810247B2 (ja) | アクティブマトリクス基板とその製造方法、および電気光学装置 | |
| KR101022572B1 (ko) | 폴리 실리콘 액정표시장치 및 그 제조방법 | |
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH06130405A (ja) | 液晶表示装置の製造方法 | |
| JP2001305578A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050314 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |