JPH021067A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH021067A JPH021067A JP63329746A JP32974688A JPH021067A JP H021067 A JPH021067 A JP H021067A JP 63329746 A JP63329746 A JP 63329746A JP 32974688 A JP32974688 A JP 32974688A JP H021067 A JPH021067 A JP H021067A
- Authority
- JP
- Japan
- Prior art keywords
- size
- image information
- display
- picture
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は文書などの画像情報を記憶装置に記憶し、か
つこの記憶装置に記憶された各種画像情報のうちから必
要に応じて所要の画像情報を検索して読出し、それを目
視し得る状態に出力する画像情報記憶検索装置の画像表
示装置に関する。
つこの記憶装置に記憶された各種画像情報のうちから必
要に応じて所要の画像情報を検索して読出し、それを目
視し得る状態に出力する画像情報記憶検索装置の画像表
示装置に関する。
[発明の技術的背景とその問題点]
最近、多量に発生する文書などの画像情報を光学的な2
次元走査によって読取り、この読取った画像情報を記憶
装置たとえば光デイスク装置に記憶しておくとともに、
この記憶装置に記憶されている各種画像情報のうちから
必要に応じて所要の画像情報を検索して読出し、それを
ハードコピー装置で目視し得る状態に出力する画像情報
記憶検索装置が開発され、実用化されている。
次元走査によって読取り、この読取った画像情報を記憶
装置たとえば光デイスク装置に記憶しておくとともに、
この記憶装置に記憶されている各種画像情報のうちから
必要に応じて所要の画像情報を検索して読出し、それを
ハードコピー装置で目視し得る状態に出力する画像情報
記憶検索装置が開発され、実用化されている。
そして、このような画像tV報記憶検索装置においては
、読取速度と記憶速度との相違あるいは読出速度と記憶
速度との相違に対処するため、読増った一単位分(−負
号)の画像情報あるいは読出された−革位分の画像情報
を一旦ページ・ぐラフアメモリに記憶するようにしてい
る。また、表示用・インターフェースおよびCRTデイ
スプレィなどがb成る画像情報表示装置を備えており、
イージノ9ソフアメモリ内の画像情報をモニタ表示でき
るようになっている。
、読取速度と記憶速度との相違あるいは読出速度と記憶
速度との相違に対処するため、読増った一単位分(−負
号)の画像情報あるいは読出された−革位分の画像情報
を一旦ページ・ぐラフアメモリに記憶するようにしてい
る。また、表示用・インターフェースおよびCRTデイ
スプレィなどがb成る画像情報表示装置を備えており、
イージノ9ソフアメモリ内の画像情報をモニタ表示でき
るようになっている。
ところで、第1図に示すように、上記4−シバソファメ
モリは2048 bit X 2800ラインの記憶領
域を有するものであるのに対し、上記表示用インタフェ
ース内のリフレッシュメモリは1024 bHx 70
0ラインの記憶領域しかン上く、このため< −X)
/々ツファメモリ内の全ての画像情報を一括してCRT
デイスプレィに表示することは不可能である。
モリは2048 bit X 2800ラインの記憶領
域を有するものであるのに対し、上記表示用インタフェ
ース内のリフレッシュメモリは1024 bHx 70
0ラインの記憶領域しかン上く、このため< −X)
/々ツファメモリ内の全ての画像情報を一括してCRT
デイスプレィに表示することは不可能である。
そこで、従来では、表示用インタフェース内にサイズ変
換回路を設け、ページバッファメモリから読出される画
像情報を1/4 !(C縮小してリフレッシュメモリに
記憶することにより、第2図に示すようにに−・ゾバッ
ファメモリ内の全ての画像情報l CRTデイスプレィ
に一括して表示するようにしていた。
換回路を設け、ページバッファメモリから読出される画
像情報を1/4 !(C縮小してリフレッシュメモリに
記憶することにより、第2図に示すようにに−・ゾバッ
ファメモリ内の全ての画像情報l CRTデイスプレィ
に一括して表示するようにしていた。
しかしながら、この場合、画像情報のサイズにかかわら
ず縮小率が一定であるため、CRTデイスプレィに表示
される画像情報の大きさはまちまちであり、CRTデイ
スプレィ上の表示領域が有効に利用されないという欠点
があった。
ず縮小率が一定であるため、CRTデイスプレィに表示
される画像情報の大きさはまちまちであり、CRTデイ
スプレィ上の表示領域が有効に利用されないという欠点
があった。
[発明の目的]
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、表示部の表示領域全体に画像
を表示し得るよう画像のサイズを変えることができ、表
示部の表示領域を有効に利用することができるすぐれた
画像表示装置を提供することにある。
その目的とするところは、表示部の表示領域全体に画像
を表示し得るよう画像のサイズを変えることができ、表
示部の表示領域を有効に利用することができるすぐれた
画像表示装置を提供することにある。
[発明の概要コ
この発明は第1の記憶手段に記憶された画像情報をサイ
ズ変換手段で変換して第2の記憶手段に記憶し、かつこ
の第2の記憶手段内の画像情報を表示手段で表示するも
のにおいて、画像情報が記録された原稿のサイズと表示
手段の表示領域との対応関係に基づいてサイズ変換手段
の変換率を設定するとともに、制御手段によって原稿サ
イズに係わりなくサイズ変換率を設定することにより、
画像情報を一定のサイズでしかも全体を表示手段の表示
領域いっばいに表示せしめるものである。
ズ変換手段で変換して第2の記憶手段に記憶し、かつこ
の第2の記憶手段内の画像情報を表示手段で表示するも
のにおいて、画像情報が記録された原稿のサイズと表示
手段の表示領域との対応関係に基づいてサイズ変換手段
の変換率を設定するとともに、制御手段によって原稿サ
イズに係わりなくサイズ変換率を設定することにより、
画像情報を一定のサイズでしかも全体を表示手段の表示
領域いっばいに表示せしめるものである。
[発明の実施例]
以下、この発明の一実施例について図面を参照して説明
する。第3図および第4図において、1は主制御装置で
あり、各種制御を行なうCPU 2、各種ファイルセッ
ト(後述する光ディスクの集合)および各種ファイル(
光ディスク)を管理するための管理情報が記憶された管
理情報記憶装置たとえばフロッピーディスク装置3、後
述する光デイスク装置9から読出されるタイトル情報を
一時記憶するだめのタイトルメモリ4、少なくとも一単
位分(原稿−負号)の画像情報に対応する記憶領域(2
048ピツトX2800ライン)を有するページバッフ
ァメモリ5、文字や記号などのパターン情報が格納され
たパターンジェネレータ6などから成っている。また、
7は読取装置たとえば2次元走査装置で、原稿(文書)
8上を2次元走査することにより原稿8上の画像情報て
応じたビデオ信号を得るものである。9は大容量記憶装
置であるところの光デイスク装置で、上記2次元走査装
置で読取られる画像情報および主制御装置1で作成され
る画像情報を記憶媒体つまり光ディスクの専用記憶領域
にそれぞれ順次記憶するものである。10はキー?−ド
で、画像情報に対応する個有のタイトルおよび各種動作
指令などを入力するものである。11は出力装置である
ところの21−トコビー装置で、2次元走査装置7で読
取られる画像情報あるいは光デイスク装置9から読出さ
れる画像情報をハードコピー12として出力するもので
ある。13は出力装置であるところの画像表示装置で、
サイズ変換回路14、表示用インタフェース15、陰極
線管表示装置(以下CRTデイスプレィと称す)16な
どから成り、2次元走査装置7で読取られる画像情報あ
るいは光デイスク装置9から読出される画像情報を表示
するものである。
する。第3図および第4図において、1は主制御装置で
あり、各種制御を行なうCPU 2、各種ファイルセッ
ト(後述する光ディスクの集合)および各種ファイル(
光ディスク)を管理するための管理情報が記憶された管
理情報記憶装置たとえばフロッピーディスク装置3、後
述する光デイスク装置9から読出されるタイトル情報を
一時記憶するだめのタイトルメモリ4、少なくとも一単
位分(原稿−負号)の画像情報に対応する記憶領域(2
048ピツトX2800ライン)を有するページバッフ
ァメモリ5、文字や記号などのパターン情報が格納され
たパターンジェネレータ6などから成っている。また、
7は読取装置たとえば2次元走査装置で、原稿(文書)
8上を2次元走査することにより原稿8上の画像情報て
応じたビデオ信号を得るものである。9は大容量記憶装
置であるところの光デイスク装置で、上記2次元走査装
置で読取られる画像情報および主制御装置1で作成され
る画像情報を記憶媒体つまり光ディスクの専用記憶領域
にそれぞれ順次記憶するものである。10はキー?−ド
で、画像情報に対応する個有のタイトルおよび各種動作
指令などを入力するものである。11は出力装置である
ところの21−トコビー装置で、2次元走査装置7で読
取られる画像情報あるいは光デイスク装置9から読出さ
れる画像情報をハードコピー12として出力するもので
ある。13は出力装置であるところの画像表示装置で、
サイズ変換回路14、表示用インタフェース15、陰極
線管表示装置(以下CRTデイスプレィと称す)16な
どから成り、2次元走査装置7で読取られる画像情報あ
るいは光デイスク装置9から読出される画像情報を表示
するものである。
しかして、フロッピーディスク装置3、タイトルメモI
) 4、−s! −シハッファメモリ5、ノぜターンノ
エネレータ6.2次元走査装置7、光ディスク支置9、
キーゲート10、ハードコピー装置11、サイズ変換回
路14、表示用インタフェース15はそれぞれCPU
2からのデータバス20に接続される。また、タイトル
メモリ4、ページバッファメモリ5、・ぐターン・クエ
ネレータ6.2次元走査袋#7、光デイスク装置9、ハ
ードコピー装置11、サイズ変換回路14、表示用イン
タフェース15はそれぞれイメージパス21だ接続され
ており、互いに情報の転送がなされるようになってい乙
。
) 4、−s! −シハッファメモリ5、ノぜターンノ
エネレータ6.2次元走査装置7、光ディスク支置9、
キーゲート10、ハードコピー装置11、サイズ変換回
路14、表示用インタフェース15はそれぞれCPU
2からのデータバス20に接続される。また、タイトル
メモリ4、ページバッファメモリ5、・ぐターン・クエ
ネレータ6.2次元走査袋#7、光デイスク装置9、ハ
ードコピー装置11、サイズ変換回路14、表示用イン
タフェース15はそれぞれイメージパス21だ接続され
ており、互いに情報の転送がなされるようになってい乙
。
ここで、第5図は上記2次元走査装置f7を具体的に示
すものである。すなわち、31は給紙トレイで、このト
レイ31上にセットされる原稿は取込みローラ32.3
2によって本体内に取込まれ、さらに搬送ローラ33,
33によって原稿台(ガラス板)34上へ供給される。
すものである。すなわち、31は給紙トレイで、このト
レイ31上にセットされる原稿は取込みローラ32.3
2によって本体内に取込まれ、さらに搬送ローラ33,
33によって原稿台(ガラス板)34上へ供給される。
そして、この原稿台34を経た原稿は搬送ローラ35,
35および排紙ローラ36,36によって排紙トレイ3
7上に排出される。上記原稿台34と対応する位置には
1対の露光ランf38.38が設けられており、このラ
ンプ38.38から発せられる光は搬送されてくる原稿
上に照射され、その反射光はミラー39および投影レン
ズ40を介してCCDラインセンサ4ノに投影される。
35および排紙ローラ36,36によって排紙トレイ3
7上に排出される。上記原稿台34と対応する位置には
1対の露光ランf38.38が設けられており、このラ
ンプ38.38から発せられる光は搬送されてくる原稿
上に照射され、その反射光はミラー39および投影レン
ズ40を介してCCDラインセンサ4ノに投影される。
こうして、ラインセンサ41から原稿上の画像情報に応
じたビデオ信号が得られるようになっている。なお、上
記取込みローラ32.32の近傍には、取込まれる原稿
を検知するための発光ダイオード42およびフォトトラ
ンジスタ43から成るフォトカプラが配設されるととも
に、取込捷れた原稿のサイズを検知するための発光ダイ
オード44a(44b、44c。
じたビデオ信号が得られるようになっている。なお、上
記取込みローラ32.32の近傍には、取込まれる原稿
を検知するための発光ダイオード42およびフォトトラ
ンジスタ43から成るフォトカプラが配設されるととも
に、取込捷れた原稿のサイズを検知するための発光ダイ
オード44a(44b、44c。
44d)およびフォトトランジスタ45 a (45b
。
。
44c、44d)から成るフォトカプラが配設される。
第6図(a) (b)は上記フォトトランジスタ43の
出力に基づく動作制御回路の構成および動作を示すもの
である。すなわち、フォトトランジスタ43の出力はイ
ンバータ45を介して第1タイマ46、第2タイマ42
、第3タイマ48に供給される。
出力に基づく動作制御回路の構成および動作を示すもの
である。すなわち、フォトトランジスタ43の出力はイ
ンバータ45を介して第1タイマ46、第2タイマ42
、第3タイマ48に供給される。
第1タイマ46は、原稿の先端が検知されてから一定時
間だけ上記各ローラおよびランプ38゜38を動作させ
るための駆動信号を出力する。第2タイマ47は、原稿
の先端が検知されてから所定時間後にラインセンサ41
を動作させるための読取開始信号を出力する。第3タイ
マ48は、原稿の先端が検知されてから所定時間後にラ
インセンサ41の動作を停止するだめの読取終了信号を
出力するようになっている。
間だけ上記各ローラおよびランプ38゜38を動作させ
るための駆動信号を出力する。第2タイマ47は、原稿
の先端が検知されてから所定時間後にラインセンサ41
を動作させるための読取開始信号を出力する。第3タイ
マ48は、原稿の先端が検知されてから所定時間後にラ
インセンサ41の動作を停止するだめの読取終了信号を
出力するようになっている。
また、第7図(、) (b)は上記フォトトランジスタ
45h(45b、45c、45d)の配設状態およびそ
の出力に基づくサイズ検知回路の構成を示すものである
。すなわち、原稿の搬送方向と直交する方向に各発光ダ
イオードおよびそれに対応するフォトトランジスタ45
m、45b、45e。
45h(45b、45c、45d)の配設状態およびそ
の出力に基づくサイズ検知回路の構成を示すものである
。すなわち、原稿の搬送方向と直交する方向に各発光ダ
イオードおよびそれに対応するフォトトランジスタ45
m、45b、45e。
45dを一定間隔をもって配設しておシ、搬送路上の側
端を基準として投入される原稿のサイズに応じて各フォ
トトランジスタの出力が異なることにより、アンド回路
49,50,51.52からそれぞれA3検知信号、B
4検知信号、A4検知信号、B5検知信号を得るように
なっている。
端を基準として投入される原稿のサイズに応じて各フォ
トトランジスタの出力が異なることにより、アンド回路
49,50,51.52からそれぞれA3検知信号、B
4検知信号、A4検知信号、B5検知信号を得るように
なっている。
ここで、上記のような構成においてどのような動作がな
されるかを簡単に説明しておく。
されるかを簡単に説明しておく。
2次元走査装置7に原稿8をセットすると、その原稿8
上の画像情報が読取られ、それがページバッファメモリ
5に順次記憶される。このとき、2次元走査袋B7で検
知される原稿サイズはCPU2へ供給され、そのCPU
R内のRAMに記憶される。
上の画像情報が読取られ、それがページバッファメモリ
5に順次記憶される。このとき、2次元走査袋B7で検
知される原稿サイズはCPU2へ供給され、そのCPU
R内のRAMに記憶される。
しかして、−単位分の画像情報がページ・ぐソファメモ
リ5に記憶されると、CPU 2は検知された原稿サイ
ズに対応するサイズ変換率(縮小率)をROMから読出
し、それをサイズ変換回路14に設定する。こうして、
ページバッファメモリ5内の画像情報はサイズ変換回路
14で所定のサイズ寸で縮小され、表示用インタフェー
ス15内のリフレッシュメモリに記憶される。そして、
そのリフレッシ−メモリ内の画像情報がCRTデイスプ
レィ16で表示される。
リ5に記憶されると、CPU 2は検知された原稿サイ
ズに対応するサイズ変換率(縮小率)をROMから読出
し、それをサイズ変換回路14に設定する。こうして、
ページバッファメモリ5内の画像情報はサイズ変換回路
14で所定のサイズ寸で縮小され、表示用インタフェー
ス15内のリフレッシュメモリに記憶される。そして、
そのリフレッシ−メモリ内の画像情報がCRTデイスプ
レィ16で表示される。
また、光デイスク装置9から画像情報が読出されると、
その読出された画像情報はページ・ぐラフアメモリ5に
順次記憶される。このとき、続出さ−た画像情報に対応
するインデックス情報に予め含まれている原稿サイズ情
報がCPU 2へ供給され、tのCPU R内のRAM
に記憶される。しかして、単位分の画像情報がページバ
ッファメモリ5に記はされると、CPU 2は記憶して
いる原稿サイズ情報に対応するサイズ変換率(縮小率)
をROMから読出し、それをサイズ変換回路14に設定
する。
その読出された画像情報はページ・ぐラフアメモリ5に
順次記憶される。このとき、続出さ−た画像情報に対応
するインデックス情報に予め含まれている原稿サイズ情
報がCPU 2へ供給され、tのCPU R内のRAM
に記憶される。しかして、単位分の画像情報がページバ
ッファメモリ5に記はされると、CPU 2は記憶して
いる原稿サイズ情報に対応するサイズ変換率(縮小率)
をROMから読出し、それをサイズ変換回路14に設定
する。
こうして、被−ノ・ぐラフアメモリ5内の画像情報はサ
イズ変換回路14で所定のサイズまで縮小さし、表示用
インタフェース15内のリフレッシュメモリに記憶され
る。そして、そのリフレッシュメモリ内の画像情報がC
RTデイスプレィ16で表示される。
イズ変換回路14で所定のサイズまで縮小さし、表示用
インタフェース15内のリフレッシュメモリに記憶され
る。そして、そのリフレッシュメモリ内の画像情報がC
RTデイスプレィ16で表示される。
次に、上記したサイズ変換回路14、表示用インタフェ
ース15について詳しく説明する。1ず、第8図はサイ
ズ変換回路14を示すものである。
ース15について詳しく説明する。1ず、第8図はサイ
ズ変換回路14を示すものである。
すなわち、ベージノ々ツファメモリ5の1ラインの画像
情報はデータ入力端子400に供給される。
情報はデータ入力端子400に供給される。
この場合、1ラインの画像情報は2048ビツトから成
る。端子400に供給される画像情報はRAM 401
と6ビツトのラッチ回路406に供給される。RAM
401ば2に×1ビットのものでありそのアドレスはカ
ウンタ413の出力によって指定残れる。しかして、5
つのRAM 401〜405並びに7つのラッチ回路4
06〜412が設けられる。これらRAM 401〜4
05並びにラッチ回路406〜412は、全て実線によ
って示される信号路または二点鎖線で示される信号路を
介して主クロツク発生器414から供給されるクロック
信号により作動する。この場合、実線の信号路は縮小回
路として働くとき用いられ、二点鎖線の信号路は拡大回
路として働くとき用いられる。
る。端子400に供給される画像情報はRAM 401
と6ビツトのラッチ回路406に供給される。RAM
401ば2に×1ビットのものでありそのアドレスはカ
ウンタ413の出力によって指定残れる。しかして、5
つのRAM 401〜405並びに7つのラッチ回路4
06〜412が設けられる。これらRAM 401〜4
05並びにラッチ回路406〜412は、全て実線によ
って示される信号路または二点鎖線で示される信号路を
介して主クロツク発生器414から供給されるクロック
信号により作動する。この場合、実線の信号路は縮小回
路として働くとき用いられ、二点鎖線の信号路は拡大回
路として働くとき用いられる。
カウンタ413のアドレス制御下において、2048ビ
ツトの最初の1ラインの画像情報は最初のRAM 40
1 K格納される。次いで、第2ラインの画像情報の最
初のビットがRAM 401に供給されるとき、RAM
401に格納された最初のライン画像情報の最初のビ
ットはそこから読出され、ラッチ回路406でラッチさ
れる。一方、第2ラインの最初のビットはRAM 40
1の最初のメモリ・ロケーションに格納される。次いで
、第2ラインの第2ビツトはRAM 401に格納され
、第1ラインの第2ビツトはそこから続出されてラッチ
回路406にラッチされる。同時に、ラッチ回路406
にラッチされた第1ラインの第1ピツトはRAM402
に読出され、そこに格納される。このように、第2ライ
ンの最後(2048番目)のビットがRAMに格納され
ると、2048ビツトの最初の1ライン画像情報はRA
M 402にシフトされる。
ツトの最初の1ラインの画像情報は最初のRAM 40
1 K格納される。次いで、第2ラインの画像情報の最
初のビットがRAM 401に供給されるとき、RAM
401に格納された最初のライン画像情報の最初のビ
ットはそこから読出され、ラッチ回路406でラッチさ
れる。一方、第2ラインの最初のビットはRAM 40
1の最初のメモリ・ロケーションに格納される。次いで
、第2ラインの第2ビツトはRAM 401に格納され
、第1ラインの第2ビツトはそこから続出されてラッチ
回路406にラッチされる。同時に、ラッチ回路406
にラッチされた第1ラインの第1ピツトはRAM402
に読出され、そこに格納される。このように、第2ライ
ンの最後(2048番目)のビットがRAMに格納され
ると、2048ビツトの最初の1ライン画像情報はRA
M 402にシフトされる。
したがって、2048ビツトの各1ライン画像情報はR
AM 401〜405で順次シフトされる。最後に、第
1ライン〜第5ラインの画像情報はそれぞれRAM 4
05〜401に格納され、各第1ライン〜第5ラインの
画像情報の最初のビットがラッチ回路406にラッチさ
れ、同時に端子400に供給される第6ライン画像情報
の毀初のビットと共にラッチ回路=107に供給される
。
AM 401〜405で順次シフトされる。最後に、第
1ライン〜第5ラインの画像情報はそれぞれRAM 4
05〜401に格納され、各第1ライン〜第5ラインの
画像情報の最初のビットがラッチ回路406にラッチさ
れ、同時に端子400に供給される第6ライン画像情報
の毀初のビットと共にラッチ回路=107に供給される
。
第6ラインの第2ビツトが端子400に供給されると、
ラッチ回路407でラッチされた第1ライン〜第6ライ
ンの各最初のビットは次のラッチ回路408へ供給され
、第1ライン〜第6ラインの各第2ビツトはラッチ回路
407にラッチされる。同様にして、第6ラインの画像
情報の第7ビツトが端子400に供給されると、各第1
〜第6ラインの最初のビットはラッチ回路412でラッ
チされ、その第2ビツトはラッチ回路411にラッチさ
れ、第3ピツトはラッチ回路410にラッチされ、第4
ビツトはラッチ回路409にラッチされ、第5ピツトは
ラッチ回路408にラッチされ、そして第6ビツトはラ
ッチ回路407にラッチされる。したがって、ラッチ回
路407〜412にラッチされたそれぞれのビットがマ
トリックス・アレーに再配置されると、原画は第9図に
示すようにドツト画像として再生される。第9図では、
黒色ドツトは1ビツトを表わし、白色ドツトはOピット
を表わす。したがって、6ピツト(X方向)×6ライン
(X方向)の局部画像情報がラッチ回路405〜412
から演算ROM 415に供給される。
ラッチ回路407でラッチされた第1ライン〜第6ライ
ンの各最初のビットは次のラッチ回路408へ供給され
、第1ライン〜第6ラインの各第2ビツトはラッチ回路
407にラッチされる。同様にして、第6ラインの画像
情報の第7ビツトが端子400に供給されると、各第1
〜第6ラインの最初のビットはラッチ回路412でラッ
チされ、その第2ビツトはラッチ回路411にラッチさ
れ、第3ピツトはラッチ回路410にラッチされ、第4
ビツトはラッチ回路409にラッチされ、第5ピツトは
ラッチ回路408にラッチされ、そして第6ビツトはラ
ッチ回路407にラッチされる。したがって、ラッチ回
路407〜412にラッチされたそれぞれのビットがマ
トリックス・アレーに再配置されると、原画は第9図に
示すようにドツト画像として再生される。第9図では、
黒色ドツトは1ビツトを表わし、白色ドツトはOピット
を表わす。したがって、6ピツト(X方向)×6ライン
(X方向)の局部画像情報がラッチ回路405〜412
から演算ROM 415に供給される。
2つの加算器416,417と、2つのラッチ回路41
8,419と、比較器420と、カウンタ413とでX
方向の距離計算回路430を構成乙、2の加算器421
.422と、2つのラッチ回路423,424と、比較
器425と、カウンタ426とでX方向の距離計算回路
431を構成する。これらの距離計算回路430,43
1はX。
8,419と、比較器420と、カウンタ413とでX
方向の距離計算回路430を構成乙、2の加算器421
.422と、2つのラッチ回路423,424と、比較
器425と、カウンタ426とでX方向の距離計算回路
431を構成する。これらの距離計算回路430,43
1はX。
X方向においてサイズ変換された画像ドツト位置を計算
するために用いられる。CPU 2から供給されるX、
X方向におけるサイズ変換(拡大、縮小)率設定データ
は、加算器416,417,421および422へ供給
される。第8図において、縮小率データは一例として示
されている。縮小率の整数部は加算器416,421お
よびデコーダ427へ供給され、その小数部分は加算器
417゜422へ供給される。加算器416,417゜
421.422の出力はラッチ回路418 、419゜
423.424へそれぞれ供給される。ラッチ回路41
8,423の出力は比較器420,425゜の−入力端
にそれぞれ供給され、加算器416゜421の入力側に
フィード・マツクされる。比較器420.425の他方
側はカウンタ413 、426からの入力を有する。ラ
ッチ回路419,424の出力はそれぞれ加算器417
,422の入力側圧フィードバックされる。
するために用いられる。CPU 2から供給されるX、
X方向におけるサイズ変換(拡大、縮小)率設定データ
は、加算器416,417,421および422へ供給
される。第8図において、縮小率データは一例として示
されている。縮小率の整数部は加算器416,421お
よびデコーダ427へ供給され、その小数部分は加算器
417゜422へ供給される。加算器416,417゜
421.422の出力はラッチ回路418 、419゜
423.424へそれぞれ供給される。ラッチ回路41
8,423の出力は比較器420,425゜の−入力端
にそれぞれ供給され、加算器416゜421の入力側に
フィード・マツクされる。比較器420.425の他方
側はカウンタ413 、426からの入力を有する。ラ
ッチ回路419,424の出力はそれぞれ加算器417
,422の入力側圧フィードバックされる。
回路430の小数部分出力データの上位3ビツトと回路
431の小数部分出力データの上位3ビツトはそれぞれ
のラッチ回路419と424から取出され、アドレス指
定信号として演%Royx1sへ供給される。このRO
M 415には縮小前の画素レベルがメモリされている
。この演算ROM 415から読出された出力データは
比較器432の入力側へ供給され、比較器432の他端
にはスライスレベルデータ発振器433から得られるス
ライスレベルデータが供給される。比較器432の一致
信号はフリップフロップ434のD入力端子へ供給すれ
、アンドダート435の出力はフリップフロップのクロ
ック端子CLへ供給される。アンドゲート435の一入
力端子には比較器420の一致出力XC0Mが供給され
、その他方入力端子には比較器425からの入力YCO
Mが供給される。
431の小数部分出力データの上位3ビツトはそれぞれ
のラッチ回路419と424から取出され、アドレス指
定信号として演%Royx1sへ供給される。このRO
M 415には縮小前の画素レベルがメモリされている
。この演算ROM 415から読出された出力データは
比較器432の入力側へ供給され、比較器432の他端
にはスライスレベルデータ発振器433から得られるス
ライスレベルデータが供給される。比較器432の一致
信号はフリップフロップ434のD入力端子へ供給すれ
、アンドダート435の出力はフリップフロップのクロ
ック端子CLへ供給される。アンドゲート435の一入
力端子には比較器420の一致出力XC0Mが供給され
、その他方入力端子には比較器425からの入力YCO
Mが供給される。
ここで、このようなサイズ変換回路14の動作を第10
図にて詳しく説明する。CPU 2から指定される縮小
率が174.5であると仮定する。この場合、縮小率の
整数部は4であるのに対し、その小数部分は0.5であ
る。デジタル形成の数値データはそれぞれ加算器416
,417および421゜422にセットされる。
図にて詳しく説明する。CPU 2から指定される縮小
率が174.5であると仮定する。この場合、縮小率の
整数部は4であるのに対し、その小数部分は0.5であ
る。デジタル形成の数値データはそれぞれ加算器416
,417および421゜422にセットされる。
第10図では、原画の画像ドツト位置は記号″′X”で
指定されるのに対し、サイズ変換された画像の画像ドツ
ト位置は黒色ドツトで指定される。
指定されるのに対し、サイズ変換された画像の画像ドツ
ト位置は黒色ドツトで指定される。
原画上の位置(i、j)の画像ドツトは、(PI、j
) で定義される。
) で定義される。
原画の2つの隣接画像ドツト間の距離は1として定義さ
れる。次いで、原画上の2つの縮小ドツト間の距離は縮
小率R7と等しい。
れる。次いで、原画上の2つの縮小ドツト間の距離は縮
小率R7と等しい。
L = R。
この場合、定数りは4.5として設定される。中心位!
Q+、、を有するLXL、領域がSとして指定されると
、Sの平均グレーレベルは領域Sに属する画像ドラ)
(PI、j )が存在するか否かの事実に基づいて計算
される。態位ipi、jと変換位[Q、、。
Q+、、を有するLXL、領域がSとして指定されると
、Sの平均グレーレベルは領域Sに属する画像ドラ)
(PI、j )が存在するか否かの事実に基づいて計算
される。態位ipi、jと変換位[Q、、。
との間の距離をr(、j として定義すると、平均グ
レーレベルφ11.を計算する加重ファクタαs、jが
距離r l 、 j に逆比例するように決定される。
レーレベルφ11.を計算する加重ファクタαs、jが
距離r l 、 j に逆比例するように決定される。
したがって、ファクタαi、」をQ12.の位置で1と
して設定し、V2だけ離れた位置で0.5として設定す
ると、ファクタαi、jは、 縮小された画像上の位置(I#J)の画像は、(Ql、
J) ・で定義される。
して設定し、V2だけ離れた位置で0.5として設定す
ると、ファクタαi、jは、 縮小された画像上の位置(I#J)の画像は、(Ql、
J) ・で定義される。
として表示できる。
よっテ、平均グレーレベルφ、、J u、3=なる。次
いで、変換された画像ドラ)Qx、Jは、となり、所定
のスライスレベルθを用いることにより得られる。
いで、変換された画像ドラ)Qx、Jは、となり、所定
のスライスレベルθを用いることにより得られる。
しかして、CPU 2から供給される縮小率の整数部分
4は加算器416を介してラッチ回路418に供給され
る。カウンタ413の内容が4になると、一致信号XC
0M が比較器420から送出され、ラッチ回路418
,419およびアンドr−)435へ供給される。一方
、小数部分0.5は加算器417を介してラッチ回路4
19でラッチされる。したがって、信号XC0Mがラッ
チ回路418゜419に供給されると、0.5 + 0
.5 = 1の演算が加算器417で行なわれ、1の桁
上げが加算器416に供給される。よって、4+4+1
=9の演算が加算器416で行なわれ、新しいデータ″
′9”がラッチ回路418で設定される。このとき、カ
ウンタ413の内容が9になると、出力XC0Mが比較
器420の出力で得られる。次いで、9+4=13がラ
ッチ回路418で設定される。出力XC0Mはカウンタ
413が13に達すると得られる。このとき、13+4
+1の演算が加算器416で行なわれ、新しいデータ“
18”がラッチ回路418で設定される。
4は加算器416を介してラッチ回路418に供給され
る。カウンタ413の内容が4になると、一致信号XC
0M が比較器420から送出され、ラッチ回路418
,419およびアンドr−)435へ供給される。一方
、小数部分0.5は加算器417を介してラッチ回路4
19でラッチされる。したがって、信号XC0Mがラッ
チ回路418゜419に供給されると、0.5 + 0
.5 = 1の演算が加算器417で行なわれ、1の桁
上げが加算器416に供給される。よって、4+4+1
=9の演算が加算器416で行なわれ、新しいデータ″
′9”がラッチ回路418で設定される。このとき、カ
ウンタ413の内容が9になると、出力XC0Mが比較
器420の出力で得られる。次いで、9+4=13がラ
ッチ回路418で設定される。出力XC0Mはカウンタ
413が13に達すると得られる。このとき、13+4
+1の演算が加算器416で行なわれ、新しいデータ“
18”がラッチ回路418で設定される。
こうして、カウンタ413の内容が4,9゜13.18
.22,27.・・・”になる毎に、出力XC0Mが比
較器420から出力される。この出力XC0Mは、アン
ドゲート435の一人カへ供給される。
.22,27.・・・”になる毎に、出力XC0Mが比
較器420から出力される。この出力XC0Mは、アン
ドゲート435の一人カへ供給される。
そして、回路430と同一の動作が回路431にても行
なわれる。出力YCOMはカウンタ426の内容が4,
9,13,18,22,27.・・・”になる毎に、比
較器425からアンドダート435の他方入力へ供給さ
れる。入力XC0MとYCOMの両方がアンドダート4
35へ供給されると、出力はフリップフロップ434の
クロック端子に供給される。このとき、出力レベルφ1
1.がスライスレベル発生器433の出力レベルを越え
ると、出力は比較器432からフリップフロップ434
のD端子へ供給され、第10図に示す如く黒色ドツトの
出力QI Jはフリップフロップ434から得られる。
なわれる。出力YCOMはカウンタ426の内容が4,
9,13,18,22,27.・・・”になる毎に、比
較器425からアンドダート435の他方入力へ供給さ
れる。入力XC0MとYCOMの両方がアンドダート4
35へ供給されると、出力はフリップフロップ434の
クロック端子に供給される。このとき、出力レベルφ1
1.がスライスレベル発生器433の出力レベルを越え
ると、出力は比較器432からフリップフロップ434
のD端子へ供給され、第10図に示す如く黒色ドツトの
出力QI Jはフリップフロップ434から得られる。
拡大動作において、たとえば0.5の拡大率はCPU
2から加算器416 、417 、421 、422へ
供給される。この場合、Q12.の数はPi、」の数の
2倍であり、画浄情報は2倍に拡大される。
2から加算器416 、417 、421 、422へ
供給される。この場合、Q12.の数はPi、」の数の
2倍であり、画浄情報は2倍に拡大される。
つぎに、第11図は表示用インタフェース15を示した
ものである。60はリフレッシュメモリで、1024ビ
ツト(X方向)X1400ライン(Y方向)の記憶領域
を有している。(CRTデイスプレィ16は1024ピ
ツト×700ラインの表示領域を有する)。61は16
ビツトレジスタで、前記サイズ変換回路14で縮小され
且つ供給。
ものである。60はリフレッシュメモリで、1024ビ
ツト(X方向)X1400ライン(Y方向)の記憶領域
を有している。(CRTデイスプレィ16は1024ピ
ツト×700ラインの表示領域を有する)。61は16
ビツトレジスタで、前記サイズ変換回路14で縮小され
且つ供給。
される画像情報を16ビツト毎にリフレッシュメモリ6
0へ供給するものである。62はセレクタで、16ビツ
トレ・シスタロ1の出力または前記ノ4ターンジェネレ
ータ6からのパターン情報をセレクトするものである。
0へ供給するものである。62はセレクタで、16ビツ
トレ・シスタロ1の出力または前記ノ4ターンジェネレ
ータ6からのパターン情報をセレクトするものである。
63は書込みアドレスカウンタで、CPU 2から供給
される画像情報書込みスタートアドレスを一旦保持し、
それをサイズ変換回路14(第8図に示すフリップフロ
y 7’ 434からのクロック)を1/16分周し、
カウンタ64およびアンド回路65を介して供給される
クロック信号によりカウントアツプしていくことにより
、リフレッシュメモリ60のX方向およびY方向アドレ
スを指定するものである。また、この書込みアドレスカ
ウンタ63は、画像情報の書込み終了時、リフレッシュ
メモリ60の図示右下端部の特定領域に対応するパター
ン情報書込みアドレスがCPU 2から供給される。こ
の場合、アンド回路65の他方の入力端にはCPU 2
からtt Os信号が供給され、これにより書込みアド
レスカウンタ63にクロック信号が供給されることはな
い。66はCRTコントローラで、カウンタ67、アド
レスレジスタ68および700ライン分検知回路69な
どから成り、リフレッシュメモリ60から画像情報を読
出す際、そのリフレッシ−メモリ60のX方向およびY
方向に対してアドレス指定を行なうものである。ここで
、カウンタ67は、発振回路10から1/16カウンタ
71を介して供給されるクロック信号をカウントする1
/64カウンタ67aとこのカウンタ67&の桁上げカ
ウントを行なうカウンタ67bから成り、そのカウンタ
67hの内容をX方向指定アドレスとし、カウンタ67
bの内容をX方向指定アドレスとしている。さらに、上
記アドレスレジスタ68は、CPU2から供給される読
出しスタートアドレス(ラインアドレス)を保持するも
のである。700ライン分検知回路69は、カウンタ6
7bが700”をカウントしたかどうかを検知し、70
0″をカウントしていればそのカウンタ67bに上記ア
ドレスレジスタ68のスタートアドレスを新たにセット
せしめるものである。72はセレクタで、書込み時と読
出し時とでアドレスカウンタ63のX方向指定アドレス
およびカウンタ67bのX方向指定アドレスのどちらか
をセレクトするものである。73はセレクタで、書込み
時と読出し時とでアドレスカウンタ63のX方向指定ア
ドレスおよびカウンタ67&のX方向指定アドレスのど
ちらかをセレクトするものである。74は16ビツトレ
ジスタで、リフレッシェメモリ60から読出される16
ビツトの画像情報を発振回路70の出力をクロック信号
としてシリアルに出力するものである。80はカーソル
設定回路で、上記CRTコントローラ66からCRTデ
イスプレィ16へ供給される水平同期信号Hsync、
垂直同期信号v8ync、および発振回路70からのク
ロック信号に同期して所定のカーソル(枠)K対応する
カーソルビデオ信号を発するものである。しかして、こ
のカーソル設定回路80から発せられるカーソルビデオ
信号および上記16ビツトレジスタ74から出力される
ビデオ信号はオア回路200を介してCRTデイスプレ
ィ16へ供給される。
される画像情報書込みスタートアドレスを一旦保持し、
それをサイズ変換回路14(第8図に示すフリップフロ
y 7’ 434からのクロック)を1/16分周し、
カウンタ64およびアンド回路65を介して供給される
クロック信号によりカウントアツプしていくことにより
、リフレッシュメモリ60のX方向およびY方向アドレ
スを指定するものである。また、この書込みアドレスカ
ウンタ63は、画像情報の書込み終了時、リフレッシュ
メモリ60の図示右下端部の特定領域に対応するパター
ン情報書込みアドレスがCPU 2から供給される。こ
の場合、アンド回路65の他方の入力端にはCPU 2
からtt Os信号が供給され、これにより書込みアド
レスカウンタ63にクロック信号が供給されることはな
い。66はCRTコントローラで、カウンタ67、アド
レスレジスタ68および700ライン分検知回路69な
どから成り、リフレッシュメモリ60から画像情報を読
出す際、そのリフレッシ−メモリ60のX方向およびY
方向に対してアドレス指定を行なうものである。ここで
、カウンタ67は、発振回路10から1/16カウンタ
71を介して供給されるクロック信号をカウントする1
/64カウンタ67aとこのカウンタ67&の桁上げカ
ウントを行なうカウンタ67bから成り、そのカウンタ
67hの内容をX方向指定アドレスとし、カウンタ67
bの内容をX方向指定アドレスとしている。さらに、上
記アドレスレジスタ68は、CPU2から供給される読
出しスタートアドレス(ラインアドレス)を保持するも
のである。700ライン分検知回路69は、カウンタ6
7bが700”をカウントしたかどうかを検知し、70
0″をカウントしていればそのカウンタ67bに上記ア
ドレスレジスタ68のスタートアドレスを新たにセット
せしめるものである。72はセレクタで、書込み時と読
出し時とでアドレスカウンタ63のX方向指定アドレス
およびカウンタ67bのX方向指定アドレスのどちらか
をセレクトするものである。73はセレクタで、書込み
時と読出し時とでアドレスカウンタ63のX方向指定ア
ドレスおよびカウンタ67&のX方向指定アドレスのど
ちらかをセレクトするものである。74は16ビツトレ
ジスタで、リフレッシェメモリ60から読出される16
ビツトの画像情報を発振回路70の出力をクロック信号
としてシリアルに出力するものである。80はカーソル
設定回路で、上記CRTコントローラ66からCRTデ
イスプレィ16へ供給される水平同期信号Hsync、
垂直同期信号v8ync、および発振回路70からのク
ロック信号に同期して所定のカーソル(枠)K対応する
カーソルビデオ信号を発するものである。しかして、こ
のカーソル設定回路80から発せられるカーソルビデオ
信号および上記16ビツトレジスタ74から出力される
ビデオ信号はオア回路200を介してCRTデイスプレ
ィ16へ供給される。
ここで、第12図はカーソル設定回路80を示すもので
ある。第12図において、81ばX方向カーソルメモリ
で、CPU、2からの書込コード情報JK応じてカーソ
ルの左右両側辺の位置情報をそれぞれ保持するものであ
る。82はY方向カーソルメモリで、CPU 2からの
書込コード情報Jに応じてカーソルの上辺および下辺の
位置情報をそれぞれ保持するものである。83はX方向
アドレスカウンタであシ第14図(、)に示すクロック
信号(第11図に示す発振回路70より供給される)を
カウントするものである。84はY方向アドレスカウン
タで、CRTコントローラ66から供給される第14図
(b)に示す水平同期信号Hayneをカウントするも
のである。85はデコーダで、カウンタ83の内容が両
側辺の位置情報にそれぞれ一致したとき第14図(c)
に示す論理″1″信号を出力するものである。86はデ
コーダで、カウンタ84の内容が上辺および下辺の位置
情報にそれぞれ一致したとき第14図(d) K示す論
理“1″信号を出力するものである。87,118はT
−フリップフロッグであシ、それぞれ第14図(fHg
)に示す信号をそれぞれ出力する。89はオア回路であ
)、第14図0)に示す信号を出力する。90..90
2903はアンド回路であり、このうちアンド回路90
、.902は第14図(、) (h)に示す信号をそれ
ぞれ出力する。Wはプリング信号、Cvはカーソルビデ
オ信号である。
ある。第12図において、81ばX方向カーソルメモリ
で、CPU、2からの書込コード情報JK応じてカーソ
ルの左右両側辺の位置情報をそれぞれ保持するものであ
る。82はY方向カーソルメモリで、CPU 2からの
書込コード情報Jに応じてカーソルの上辺および下辺の
位置情報をそれぞれ保持するものである。83はX方向
アドレスカウンタであシ第14図(、)に示すクロック
信号(第11図に示す発振回路70より供給される)を
カウントするものである。84はY方向アドレスカウン
タで、CRTコントローラ66から供給される第14図
(b)に示す水平同期信号Hayneをカウントするも
のである。85はデコーダで、カウンタ83の内容が両
側辺の位置情報にそれぞれ一致したとき第14図(c)
に示す論理″1″信号を出力するものである。86はデ
コーダで、カウンタ84の内容が上辺および下辺の位置
情報にそれぞれ一致したとき第14図(d) K示す論
理“1″信号を出力するものである。87,118はT
−フリップフロッグであシ、それぞれ第14図(fHg
)に示す信号をそれぞれ出力する。89はオア回路であ
)、第14図0)に示す信号を出力する。90..90
2903はアンド回路であり、このうちアンド回路90
、.902は第14図(、) (h)に示す信号をそれ
ぞれ出力する。Wはプリング信号、Cvはカーソルビデ
オ信号である。
一方、第13図において、92はカーソルキーで、キー
ボード10に設けられる。そして、93゜94.95.
96は移動キーで、押している間移動パルスが出る。C
PU 2はこのノ卆ルスを検出して画像またはカーソル
を矢印方向に移動させるようになっている。97はカー
ソルまたはりフレフシ−メモリ60内の画像情報に対す
るCRTデイスプレィ16の表示領域を左上端に移動さ
せるための移動キーである。98は拡大キー 99は縮
小キーである。
ボード10に設けられる。そして、93゜94.95.
96は移動キーで、押している間移動パルスが出る。C
PU 2はこのノ卆ルスを検出して画像またはカーソル
を矢印方向に移動させるようになっている。97はカー
ソルまたはりフレフシ−メモリ60内の画像情報に対す
るCRTデイスプレィ16の表示領域を左上端に移動さ
せるための移動キーである。98は拡大キー 99は縮
小キーである。
このような構成において、画像情報の表示がどのように
々されるかを説明する。
々されるかを説明する。
2次元走査装置7に原稿8がセットされると、その原稿
上の画像情報が読取られるとともに、原稿サイズが検知
される。そして、読取られたii!ii f&情報は第
15図に示すようにそれぞれのサイズに対応する大きさ
をもってページ・ぐラフアメモリ5C記憶される。この
とき、原稿サイズがB4であ、tば、CPU 2はサイ
ズ変換回路14の縮小率を1/4に設定する。A4であ
れば縮小率は1/3.3、BIIであれば縮小率は1/
2.7、ASであれば縮小率は1/2と設定する。こう
して、ページバッファ5内の画像情報はサイズ変換回路
14で縮小され、リフレッシュメモリ60に記憶される
。リフレッシ−メモリ60に画像情報が記憶されると、
CPU’はその画像情報の原稿サイズに対応する文字・
9ターンをパターンジェネレータ6から読出し、それを
リフレッシュメモリ60内の画像情報の特定領域て付加
する。したがって、第16図(a) (b) (c)
(d)に示すように、反部サイズにかかわらず、各画像
情報の全体が一定のサイズにてCRTデイスプレィ16
に表示され、そのCRTデイスプレィ16の表示領域が
最大限に有効利用される。しかも、この場合1表示され
る画像情報の右下方部には原稿サイズが付加されている
ため、各画像情報の原稿サイズを容易に認識できる。な
お、−一ジバッファメモリ5、リフレッシュメモリ6ρ
および原稿8が横長の状態で用いられるものとすれば、
画像情報は第17図(、) (b) (c) (d)に
示すようにCRTデイスプレィ16の表示領域全体にわ
たって表示されることになシ、その表示領域をさらに有
効利用することができる。
上の画像情報が読取られるとともに、原稿サイズが検知
される。そして、読取られたii!ii f&情報は第
15図に示すようにそれぞれのサイズに対応する大きさ
をもってページ・ぐラフアメモリ5C記憶される。この
とき、原稿サイズがB4であ、tば、CPU 2はサイ
ズ変換回路14の縮小率を1/4に設定する。A4であ
れば縮小率は1/3.3、BIIであれば縮小率は1/
2.7、ASであれば縮小率は1/2と設定する。こう
して、ページバッファ5内の画像情報はサイズ変換回路
14で縮小され、リフレッシュメモリ60に記憶される
。リフレッシ−メモリ60に画像情報が記憶されると、
CPU’はその画像情報の原稿サイズに対応する文字・
9ターンをパターンジェネレータ6から読出し、それを
リフレッシュメモリ60内の画像情報の特定領域て付加
する。したがって、第16図(a) (b) (c)
(d)に示すように、反部サイズにかかわらず、各画像
情報の全体が一定のサイズにてCRTデイスプレィ16
に表示され、そのCRTデイスプレィ16の表示領域が
最大限に有効利用される。しかも、この場合1表示され
る画像情報の右下方部には原稿サイズが付加されている
ため、各画像情報の原稿サイズを容易に認識できる。な
お、−一ジバッファメモリ5、リフレッシュメモリ6ρ
および原稿8が横長の状態で用いられるものとすれば、
画像情報は第17図(、) (b) (c) (d)に
示すようにCRTデイスプレィ16の表示領域全体にわ
たって表示されることになシ、その表示領域をさらに有
効利用することができる。
ところで、このような画像情報の全体表示では、その画
像情報に対する縮小率がある程度小さくなるため、解像
度の点で問題がある。
像情報に対する縮小率がある程度小さくなるため、解像
度の点で問題がある。
そこで、キーボード10のカーソルキー92を操作する
ことにより、表示されている画像およびカーソルを所要
の位置に移動し、この状態でカーソルによって所要の画
像を指定し、その指定した画像を拡大して表示すること
が可能となっている。
ことにより、表示されている画像およびカーソルを所要
の位置に移動し、この状態でカーソルによって所要の画
像を指定し、その指定した画像を拡大して表示すること
が可能となっている。
この場合、CPU、’では第18図のフローチャートに
従って制御が行なわれる。CPU 2では先ず、CRT
コントローラ66のアドレスレジスタ68に′1”をセ
ットし、リフレッシュメモリ60の1ラインから700
ラインまでを読出し、それをCRTデイスプレィ16で
表示せしめる(ステラ7’S1)。
従って制御が行なわれる。CPU 2では先ず、CRT
コントローラ66のアドレスレジスタ68に′1”をセ
ットし、リフレッシュメモリ60の1ラインから700
ラインまでを読出し、それをCRTデイスプレィ16で
表示せしめる(ステラ7’S1)。
すなわち、第19図(、)に示すように、リフレッシュ
メモリ60の上半分の領域(図示実線)の画像情報が表
示される。また、CPU 2は第19図(、)に−点鎖
線で示すようにカーソルSのアドレスをカーソル設定回
路80に設定し、そのカーソルSをCRTデイスプレィ
16で表示せしめる。この状態においてカーソルキー9
2の移動キー96がオンされると(ステラ7’S2.S
3.S4.S5)、CPU 2 HCRTコントローラ
66のアドレスレジスタ68の内容をたとえば+10に
する(ステップ86)。こうして、移動キー96がオン
される毎にリフレッシュメモリ60内の画像情報に対す
る表示領域が第19図(b) (c)に示す如く順次下
降移動していく。この場合、表示領域とカーソルSとの
対応位置に変化はない。しかる後、Y方向スタートアド
レスが700”に達すると(ステップ35)、CPU
2はカーソル設定回路80におけるカーソルSのY方向
アドレスをカーソルキー96がオンされるごとに−)替
えていく(ステラfs7)。
メモリ60の上半分の領域(図示実線)の画像情報が表
示される。また、CPU 2は第19図(、)に−点鎖
線で示すようにカーソルSのアドレスをカーソル設定回
路80に設定し、そのカーソルSをCRTデイスプレィ
16で表示せしめる。この状態においてカーソルキー9
2の移動キー96がオンされると(ステラ7’S2.S
3.S4.S5)、CPU 2 HCRTコントローラ
66のアドレスレジスタ68の内容をたとえば+10に
する(ステップ86)。こうして、移動キー96がオン
される毎にリフレッシュメモリ60内の画像情報に対す
る表示領域が第19図(b) (c)に示す如く順次下
降移動していく。この場合、表示領域とカーソルSとの
対応位置に変化はない。しかる後、Y方向スタートアド
レスが700”に達すると(ステップ35)、CPU
2はカーソル設定回路80におけるカーソルSのY方向
アドレスをカーソルキー96がオンされるごとに−)替
えていく(ステラfs7)。
こうして、移動キー96がオンされる毎に第19図(d
) (、)に示す如くカーソルSが下降移動していく。
) (、)に示す如くカーソルSが下降移動していく。
この状態から移動キー93をオンしていくと(ステップ
S2.S3゜84.S8.S9)、第20図(、) (
d) (c)の如く表示領域が上昇移動していき、つぎ
に第20図(b) (、)の如くカーソルSが上昇移動
していく(ステラfS 10 )。また、第21図(a
)の状態で移動キー95をオンすれば、(ステップ82
、S3)、表示領域に移動範囲がないため、カーソルS
が右方向に移動して第21図(b)の状態となる(ステ
ップ511)。さらに、第22図(、)の状態で移動キ
ー94をオンすれば(ステップ82.83)、カーソル
Sのみが左方向に移動して第22図(b)の状態となる
(ステップ511)。
S2.S3゜84.S8.S9)、第20図(、) (
d) (c)の如く表示領域が上昇移動していき、つぎ
に第20図(b) (、)の如くカーソルSが上昇移動
していく(ステラfS 10 )。また、第21図(a
)の状態で移動キー95をオンすれば、(ステップ82
、S3)、表示領域に移動範囲がないため、カーソルS
が右方向に移動して第21図(b)の状態となる(ステ
ップ511)。さらに、第22図(、)の状態で移動キ
ー94をオンすれば(ステップ82.83)、カーソル
Sのみが左方向に移動して第22図(b)の状態となる
(ステップ511)。
そして、このような表示状態において拡大キー98をオ
ンすればカーソルS内の画像情報が拡大されて新たに表
示される。また、縮小キー99をオンすれば元の表示が
なされる。
ンすればカーソルS内の画像情報が拡大されて新たに表
示される。また、縮小キー99をオンすれば元の表示が
なされる。
このように、リフレッシュメモリ60内の画像情報に対
して一定領域を移動指定することにょしその一定領域内
の画像情報を即時に表示できるものであり、よって従来
のようにイージパッファメ== リからの読出しが不要
となり、表示速度の大幅・を向上が計れる。しかも、上
記移動指定てよる表尺を行なうことてより、画像情報に
対する縮小率はりフレッシーメモリ60の記憶容量に合
わせればよく、つまりCRTデイスプレィの表示容量に
合わせる場合に比して縮小率を大きくすることができ、
よって解像度が高まって認識が容易である。
して一定領域を移動指定することにょしその一定領域内
の画像情報を即時に表示できるものであり、よって従来
のようにイージパッファメ== リからの読出しが不要
となり、表示速度の大幅・を向上が計れる。しかも、上
記移動指定てよる表尺を行なうことてより、画像情報に
対する縮小率はりフレッシーメモリ60の記憶容量に合
わせればよく、つまりCRTデイスプレィの表示容量に
合わせる場合に比して縮小率を大きくすることができ、
よって解像度が高まって認識が容易である。
しかも、一定須域の移動指定をズームアツプ領域の移動
指定よシも優先して行なうようにしたので、その各移動
指定に対する操作を1つの操作機構でまかなうことがで
き、実用上非常に便利である。
指定よシも優先して行なうようにしたので、その各移動
指定に対する操作を1つの操作機構でまかなうことがで
き、実用上非常に便利である。
なお、上記実施例では一定領域の移動指定を優先して行
なうようにしたが、カーソルの移動指定を優先するよう
にしてもよい。その他、この発明は上記実施例に限定さ
れるものではなく、要旨を変えない範囲で種々変形実施
可能なことは勿論でちる。
なうようにしたが、カーソルの移動指定を優先するよう
にしてもよい。その他、この発明は上記実施例に限定さ
れるものではなく、要旨を変えない範囲で種々変形実施
可能なことは勿論でちる。
[発明の効果]
以上述べたようにこの発明によれば、表示部の表示領域
全体に画像を表示し得るよう画像のサイズを変えること
ができ、表示部の表示領域を有効に利用することができ
るすぐれた画像表示装置を提供できる。
全体に画像を表示し得るよう画像のサイズを変えること
ができ、表示部の表示領域を有効に利用することができ
るすぐれた画像表示装置を提供できる。
第1図はページバッファメモリの記憶領域を示す図、第
2図は第1図における画像情報の表示状態の一例を示す
図、第3図はこの発明の一実施例に係る画像情報記憶検
索装置の全体的な概略構成図、第4図は第3図を詳細に
示す構成図、第5図は2次元走査装置の具体的な構成図
、第6図(、)(b)は第5図の動作制御部を示すもの
で、同図(a)は回路構成図、同図(b)はタイムチャ
ート、第7図は第5図のサイズ検知部を示すもので、同
図(、)は平面構成図、同図(b)は回路構成図、第8
図はこの発明の一実施例におけるサイズ変換回路を具体
的に示す構成図、第9スおよび第10図は第8図の動作
を説明するだめの図、第11図はこの発明の一実施例に
おける表示用インタフェースを具体的に示す構成図、第
12図は第11図におけるカーソル設定回路を具体的に
示す構成図、第13図はカーソルキーの構成図、第14
図は第12図の動作を説明するためのタイムチャート、
第15図はに一ジパッファメモリとそこに記憶される各
種サイズのii!ili像情報との対応を示す構成図、
第16図(、)(b)(c)(d)および第17図(a
) (b) (c) (d)はこの発明の一実施例にお
けるiil!j像情報の全体表示状態を示す図、第18
図は同実施例における表示制御を示すフローチャート、
第19図(a) (b) (e) (d) (e) 、
第20図(a) (b)(C) (d) (e) 、第
21図(、) (b)および第22図(a) (b)は
同実施例における画像情報およびカーソル表示の一例を
示す図である。 2・・・CPU、5・・・KN バッファメモリ、6・
・・パターンジェネレータ、13・・・画像情報表示装
置、14・・・サイズ変換回路、15・・・表示用イン
タフェース、16・・・CRTデイスプレィ、60・・
・リフレッシ−メモリ、80・・・カーソル設定回路、
92・・・カーソルキー 第1図 第50 Aう 図 (a) (b) ケ才 3フ 7図 図面の浄書(内容に変更なし) 第9図 第10図 第13図 第14図 第15図 (a>’60 (b) (C) (d) (e) 第19図 第20図 第21図 第22図 手続補正書 (方式) %式% 発明の名称 両 像 表 小 装 置 3゜ ン市正をする者 事件との関係
2図は第1図における画像情報の表示状態の一例を示す
図、第3図はこの発明の一実施例に係る画像情報記憶検
索装置の全体的な概略構成図、第4図は第3図を詳細に
示す構成図、第5図は2次元走査装置の具体的な構成図
、第6図(、)(b)は第5図の動作制御部を示すもの
で、同図(a)は回路構成図、同図(b)はタイムチャ
ート、第7図は第5図のサイズ検知部を示すもので、同
図(、)は平面構成図、同図(b)は回路構成図、第8
図はこの発明の一実施例におけるサイズ変換回路を具体
的に示す構成図、第9スおよび第10図は第8図の動作
を説明するだめの図、第11図はこの発明の一実施例に
おける表示用インタフェースを具体的に示す構成図、第
12図は第11図におけるカーソル設定回路を具体的に
示す構成図、第13図はカーソルキーの構成図、第14
図は第12図の動作を説明するためのタイムチャート、
第15図はに一ジパッファメモリとそこに記憶される各
種サイズのii!ili像情報との対応を示す構成図、
第16図(、)(b)(c)(d)および第17図(a
) (b) (c) (d)はこの発明の一実施例にお
けるiil!j像情報の全体表示状態を示す図、第18
図は同実施例における表示制御を示すフローチャート、
第19図(a) (b) (e) (d) (e) 、
第20図(a) (b)(C) (d) (e) 、第
21図(、) (b)および第22図(a) (b)は
同実施例における画像情報およびカーソル表示の一例を
示す図である。 2・・・CPU、5・・・KN バッファメモリ、6・
・・パターンジェネレータ、13・・・画像情報表示装
置、14・・・サイズ変換回路、15・・・表示用イン
タフェース、16・・・CRTデイスプレィ、60・・
・リフレッシ−メモリ、80・・・カーソル設定回路、
92・・・カーソルキー 第1図 第50 Aう 図 (a) (b) ケ才 3フ 7図 図面の浄書(内容に変更なし) 第9図 第10図 第13図 第14図 第15図 (a>’60 (b) (C) (d) (e) 第19図 第20図 第21図 第22図 手続補正書 (方式) %式% 発明の名称 両 像 表 小 装 置 3゜ ン市正をする者 事件との関係
Claims (1)
- 【特許請求の範囲】 各種の原稿サイズを有する画像を読取る読取手段と、 この読取手段で読取った画像を記憶する第1の記憶手段
と、 この第1の記憶手段に記載された画像のサイズを変換す
る変換手段と、 この変換手段によりサイズが変換された画像を記憶する
第2の記憶手段と、 この第2の記憶手段に記憶されている画像を表示する表
示領域を有した表示手段と、 前記読取手段で読取られた画像の原稿サイズに係わりな
く、前記表示手段に表示される画像全体が略一定の大き
さで表示されるように、前記変換手段によるサイズ変換
率を設定する制御手段と、を具備したことを特徴とする
画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329746A JPH021067A (ja) | 1988-12-27 | 1988-12-27 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329746A JPH021067A (ja) | 1988-12-27 | 1988-12-27 | 画像表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57013166A Division JPS58129679A (ja) | 1982-01-29 | 1982-01-29 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021067A true JPH021067A (ja) | 1990-01-05 |
Family
ID=18224822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329746A Pending JPH021067A (ja) | 1988-12-27 | 1988-12-27 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021067A (ja) |
-
1988
- 1988-12-27 JP JP63329746A patent/JPH021067A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520399A (en) | Picture information display device | |
| US5455906A (en) | Electronic board system | |
| JPH02121060A (ja) | 画像検索装置 | |
| JPH0212570A (ja) | 画像処理装置 | |
| JPH0447351B2 (ja) | ||
| JPH021067A (ja) | 画像表示装置 | |
| JPS6224834B2 (ja) | ||
| JPH021068A (ja) | 画像表示装置 | |
| JPH042987B2 (ja) | ||
| JPH021065A (ja) | 画像表示装置 | |
| JPS6329288B2 (ja) | ||
| KR920005242B1 (ko) | 화상처리장치 | |
| JPH0512754B2 (ja) | ||
| JPH02138667A (ja) | 情報表示装置 | |
| JPH07152356A (ja) | 表示制御装置 | |
| JP2710635B2 (ja) | 画像読取装置 | |
| JP2670260B2 (ja) | 情報処理装置 | |
| JP2904829B2 (ja) | 合成画像形成装置 | |
| JP2659710B2 (ja) | プレゼンテーション用画像情報表示装置 | |
| JPS60273Y2 (ja) | 写真植字機におけるモニタ−表示装置 | |
| JPH02148364A (ja) | 情報処理装置 | |
| JPS6126976Y2 (ja) | ||
| JPS62151988A (ja) | 画像デ−タのフアイル方式 | |
| JPS63250687A (ja) | 文書デ−タ編集装置 | |
| JPS61237168A (ja) | カタログデザインシステムにおける画像登録方法 |