JPS6224834B2

JPS6224834B2 -

Info

Publication number: JPS6224834B2
Application number: JP57013167A
Authority: JP
Inventors: Kazuhiko Iida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-01-29
Filing date: 1982-01-29
Publication date: 1987-05-30
Also published as: JPS58129680A

Description

【発明の詳細な説明】［発明の技術分野］この発明は文書などの画像情報を記憶装置に記
憶し、かつこの記憶装置に記憶された各種画像情
報のうちから必要に応じて所要の画像情報を検索
して読出し、それを目視し得る状態に出力する画
像情報記憶検索装置の画像情報表示装置に関す
る。

［発明の技術的背景とその問題点］最近、多量に発生する文書などの画像情報を光
学的な２次元走査によつて読取り、この読取つた
画像情報を記憶装置たとえば光デイスク装置に記
憶しておくとともに、この記憶装置に記憶されて
いる各種画像情報のうちから必要に応じて所要の
画像情報を検索して読出し、それをハードコピー
装置で目視し得る状態に出力する画像情報記憶検
索装置が開発され、実用化されている。

そして、このように画像情報記憶検索装置にお
いては、読取速度と記憶速度との相違あるいは読
出速度と記憶速度との相違に対処するため、読取
つた一単位分（一頁分）の画像情報あるいは読出
された一単位分の画像情報を一旦ページバツフア
メモリに記憶するようにしている。また、表示用
インターフエースおよびCRTデイスプレイなど
から成る画像情報表示装置を備えており、ページ
バツフアメモリ内の画像情報をモニタ表示できる
ようになつている。

ところで、第１図に示すように、上記ページバ
ツフアメモリは2048bit×2800ラインの記憶領域
を有するものであるのに対し、上記表示用インタ
フエース内のリフレツシユメモリは1024bit×700
ラインの記憶領域しかなく、このためページバツ
フアメモリ内の全ての画像情報を一括してCRT
デイスプレイに表示することは不可能である。

そこで、従来では、表示用インタフエース内に
サイズ変換回路を設け、ページバツフアメモリか
ら読出される画像情報を1/4に縮小してリフレツ
シユメモリに記憶することにより、第２図ａに示
すようにページバツフアメモリ内の全ての画像情
報をCRTデイスプレイに一括して表示するよう
にしていた。

しかしながら、これでは、画像情報に小さな文
字などが含まれている場合、その文字をCRTデ
イスプレイ上で認識できないことがあり、解像度
の点で問題があつた。

このような問題を解決するため、表示用インタ
フエース内に上記サイズ変換回路に加えてカーソ
ル設定機能を設けておき、第２図ｂに示すよう
に、ページバツフアメモリ内の画像情報を1/4に
縮小して一旦CRTデイスプレイに表示し、この
CRTデイスプレイ上に設定されるズームアツプ
エリアあるところのカーソル（図示一点鎖線枠）
Ｓに対応する部分の画像情報をページバツフアメ
モリから読出し、それを1/2に縮小してリフレツ
シユメモリに新たに記憶することにより、第２図
ｃに示すようにページバツフアメモリ内の画像情
報を半分だけ表示できるようにしたものがある。
こうすることにより、縮小率1/4の場合に比べて
はるかに解像度が向上することとなる。

しかしながら、従来の装置は表示されているカ
ーソルや画像の移動操作が煩雑なのであつた。

［発明の目的］この発明は上記のような事情に鑑みてなされた
ものであり、その目的とするところは、解像度の
向上を図り得るとともに、表示画像の移動を容易
な操作で行うことが可能な画像情報表示装置を提
供しようとするものである。

［発明の概要］この発明は、リフレツシユメモリ内の任意の一
定領域を移動指定するとともに、その一定領域内
の任意の位置にズームアツプ領域を移動指定とす
る操作手段を設け、この操作手段を操作すること
により、一定領域の移動、あるいはズームアツプ
領域の移動のどちらか一方を優先することによ
り、表示画像の移動操作を容易化するものであ
る。

［発明の実施例］以下、この発明の一実施例について図面を参照
して説明する。第３図および第４図において、１
は主制御装置であり、各種制御を行なうCPU
２、各種フアイルセツト（後述する光デイスクの
集合）および各種フアイル（光デイスク）を管理
するための管理情報が記憶された管理情報記憶装
置たとえばフロツピーデイスク装置３、後述する
光デイスク装置９から読出されるタイトル情報を
一時記憶するためのタイトルメモリ４、少なくと
も一単位分（原稿一頁分）の画像情報に対応する
記憶領域（2048ビツト×2800ライン）を有するペ
ージバツフアメモリ５、文字や記号などのパター
ン情報や格納されたパターンジエネレータ６など
から成つている。また、７は読取装置たとえば２
次元走査装置で、原稿（文書）８上を２次元走査
することにより原稿８上の画像情報に応じたビデ
オ信号を得るものである。９は大容量記憶装置で
あるところの光デイスク装置で、上記２次元走査
装置で読取られる画像情報および主制御装置１で
作成される画像情報を記憶媒体つまり光デイスク
の専用記憶領域にそれぞれ順次記憶するものであ
る。１０はキーボードで、画像情報に対応する個
有のタイトルおよび各種動作指令などを入力する
ものである。１１は出力装置であるところのハー
ドコピー装置で、２次元走査装置７で読取られる
画像情報あるいは光デイスク装置９から読出され
る画像情報をハードコピー１２として出力するも
のである。１３は出力装置であるところの画像表
示装置で、サイズ変換回路１４、表示用インタフ
エース１５、陰極線管表示装置（以下CRTデイ
スプレイと称す）１６などから成り、２次元走査
装置７で読取られる画像情報あるいは光デイスク
装置９から読出される画像情報を表示するもので
ある。

しかして、フロツピーデイスク装置３、タイト
ルメモリ４、ページバツフアメモリ５、パターン
ジエネレータ６、２次元走査装置７、光デイスク
装置９、キーボード１０、ハードコピー装置１
１、サイズ変換回路１４、表示用インタフエース
１５はそれぞれCPU２からのデータバス２０に
接続される。またタイトルメモリ４、ページバツ
フアメモリ５、パターンジエネレータ６、２次元
走査装置７、光デイスク装置９、ハードコピー装
置１１、サイズ変換回路１４、表示用インタフエ
ース１５はそれぞれイメージバス２１に接続され
ており、互いに情報の転送がなされるようになつ
ている。

ここで、第５図は上記２次元走査装置７を具体
的に示すものである。すなわち、３１は給紙トレ
イで、このトレイ３１上にセツトされる原稿は取
込みローラ３２，３２によつて本体内に取込ま
れ、さらに搬送ローラ３３，３３によつて原稿台
（ガラス板）３４上へ供給される。そして、この
原稿台３４を経て原稿は搬送ローラ３５，３５お
よび排紙ローラ３６，３６によつて排紙トレイ３
７上に排出される。上記原稿台３４と対応する位
置には１対の露光ランプ３８，３８が設けられて
おり、このランプ３８，３８から発せられる光は
搬送されてくる原稿上に照射され、その反射光は
ミラー３９および投影レンズ４０を介してCCD
ラインセンサ４１に投影される。こうして、ライ
ンセンサ４１から原稿上の画像情報に応じたビデ
オ信号が得られるようになつている。なお、上記
取込みローラ３２，３２の近傍には、取込まれる
原稿を検知するための発光ダイオード４２および
フオトトランジスタ４３から成るフオトカプラが
配設されるとともに、取込まれた原稿のサイズを
検知するための発光ダイオード４４ａ，４４ｂ，
４４ｃ，４４ｄおよびフオトトランジスタ４５
ａ，４５ｂ，４４ｃ，４４ｄから成るフオトカプ
ラが配設される。第６図ａ，ｂは上記フオトトラ
ンジスタ４３の出力に基づく動作制御回路の構成
および動作を示すものである。すなわち、フオト
トランジスタ４３の出力はインバータ４６を介し
て第１タイマ４６、第２タイマ４７、第３タイマ
４８に供給される。第１タイマ４６は、原稿の先
端が検知されてから一定時間だけ上記各ローラお
よびランプ３８，３８を動作させるための駆動信
号を出力する。第２タイマ４７は、原稿の先端が
検知されてから所定時間後にラインセンサ４１を
動作させるための読取開始信号を出力する。第３
タイマ４８は、原稿の先端が検知されてから所定
時間後にラインセンサ４１の動作を停止するため
の読取終了信号を出力するようになつている。ま
た、第７図ａ，ｂは上記フオトトランジスタ４５
ａ，４５ｂ，４５ｃ，４５ｄの配設状態およびそ
の出力に基づくサイズ検知回路の構成を示すもの
である。すなわち、原稿の搬送方向と直交する方
向に各発光ダイオードおよびそれにフオトトラン
ジスタ４５ａ，４５ｂ，４５ｃ，４５ｄを一定間
隔をもつて配設しており、搬送路上の側端を基準
として投入する原稿のサイズに応じて各フオトト
ランジスタの出力が異なることにより、アンド回
路４９，５０，５１，５２からそれぞれA₃検知
信号、B₄検知信号、A₄検知信号、B₅検知信号を
得るようになつている。

ここで、上記のような構成においてどのような
動作がなされるかを簡単に説明しておく。

２次元走査装置７に原稿８をセツトすると、そ
の原稿８上の画像情報が読取られ、それがページ
バツフアメモリ５に順次記憶される。このとき、
２次元走査装置７で検知される原稿サイズは
CPU２へ供給され、そのCPU２内のRAMに記憶
される。しかして、一単位分の画像情報がページ
バツフアメモリ５に記憶されると、CPU２は検
知された原稿サイズに対応するサイズ変換基（縮
小率）をROMから読出し、それをサイズ変換回
路１４に設定する。こうして、ページバツフアメ
モリ５内の画像情報はサイズ変換回路１４で所定
のサイズまで縮小され、表示用インタフエース１
５内のリフレツシユメモリに記憶される。そし
て、そのリフレツシユメモリ内の画像情報が
CRTデイスプレイ１６で表示される。

また、光デイスク装置９から画像情報が読出さ
れると、その読出された画像情報はページバツフ
アメモリ５に順次記憶される。このとき、読出さ
れた画像情報に対応するインデツクス情報に予め
含まれている原稿サイズ情報がCPU２へ供給さ
れ、そのCPU２内のRAMに記憶される。しかし
て、一単位分の画像情報がページバツフアメモリ
５に記憶されると、CPU２は記憶している原稿
サイズ情報に対応するサイズ変換率（縮小率）を
ROMから読出し、それをサイズ変換回路１４に
設定する。こうして、ページバツフアメモリ５内
の画像情報はサイズ変換回路１４で所定のサイズ
まで縮小され、表示用インタフエース１５内のリ
フレツシユメモリに記憶される。そして、そのリ
フレツシユメモリ内の画像情報がCRTデイスプ
レイ１６で表示される。

次に、上記したサイズ変換回路１４、表示用イ
ンタフエース１５について詳しく説明する。ま
ず、第８図はサイズ変換回路１４を示すものであ
る。すなわち、ページバツフアメモリ５の１ライ
ンの画像情報はデータ入力端子４００に供給され
る。この場合、１ラインの画像情報は2048ビツト
からなる。端子４００に供給される画像情報は
RAM４０１と６ビツトのラツチ回路４０６に供
給される。RAM４０１は2K×１ビツトのもので
ありそのアドレスはカウンタ４１３の出力によつ
て指定される。しかして、５つのRAM４０１〜
４０５並びに７つのラツチ回路４０６〜４１２が
設けられる。これらRAM４０１〜４０５並びに
ラツチ回路４０６〜４１２は、全て実線によつて
示される信号路または二点鎖線で示される信号を
介して主クロツク発生器４１４から供給されるク
ロツク信号により作動する。この場合、実線の信
号路は縮小回路として働くとき用いられ、二点鎖
線の信号路は拡大回路として働くとき用いられ
る。

カウンタ４１３のアドレス制御下において、
2048ビツトの最初の１ラインの画像情報は最初の
RAM４０１に格納される。次いで、第２ライン
の画像情報の最初のビツトがRAM４０１に供給
されるとき、RAM４０１に格納された最初のラ
イン画像情報の最初のビツトはそこから読出され
ラツチ回路４０６でラツチされる。一方、第２ラ
インの最初のビツトはRAM４０１の最初のメモ
リ・ロケーシヨンに格納される。次いで、第２ラ
インの第２ビツトはRAM４０１に格納され、第
１ラインの第２ビツトはそこから読出されてラツ
チ回路４０６にラツチされる。同時に、ラツチ回
路４０６にラツチされた第１ラインの第１ビツト
はRAM４０２に読出され、そこに格納される。
このように、第２ラインの最後（2048番目）のビ
ツトがRAMに格納されると、2048ビツトの最初
の１ライン画像情報はRAM４０２にシフトされ
る。したがつて、2048ビツトの各１ライン画像情
報はRAM４０１〜４０５で順次シフトされる。
最後に、第１ライン〜第５ラインの画像情報はそ
れぞれRAM４０５〜４０１に格納され、各第１
ライン〜第５ラインの画像情報の最初のビツトが
ラツチ回路４０６にラツチされ、同時に端子４０
０に供給される第６ライン画像情報の最初のビツ
トと共にラツチ回路４０７に供給される。

第６ラインの第２ビツトが端子４００に供給さ
れると、ラツチ回路４０７でラツチされた第１ラ
イン〜第６ラインの各最初のビツトは次のラツチ
回路４０８へ供給され、第１ライン〜第６ライン
の各第２ビツトはラツチ回路４０７にラツチされ
る。同様にして、第６ラインの画像情報の第７ビ
ツトが端子４００に供給されると、各第１〜第６
ラインの最切のビツトはラツチ回路４１２でラツ
チされ、その第２ビツトはラツチ回路４１１にラ
ツチされ、第３ビツトはラツチ回路４０１にラツ
チされ、第４ビツトはラツチ回路４０９にラツチ
され、第５ビツトはラツチ回路４０８にラツチさ
れ、そして第６ビツトはラツチ回路４０７にラツ
チされる。したがつて、ラツチ回路４０７〜４１
２にラツチされたそれぞれのビツトがマトリツク
ス・アレーに再配置されると、原画は第９図に示
すようにドツト画像として再生される。第９図で
は、黒色ドツトは１ビツトを表わし、白色ドツト
は０ビツトを表わす。したがつて、６ビツト（Ｘ
方向）×６ライン（Ｙ方向）の局部画像情報がラ
ツチ回路４０５〜４１２から演算ROM４１５に
供給される。

２つの加算器４１６，４１７と、２つのラツチ
回路４１８，４１９と、比較器４２０と、カウン
タ４１３とでＸ方向の距離計算回路４３０を構成
し、２の加算器４２１，４２２と、２つのラツチ
回路４２３，４２４と、比較器４２５と、カウン
タ４２６とでＹ方向の距離計算回路４３１を構成
する。これらの距離計算回路４３０，４３１は
Ｘ、Ｙ方向においてサイズ変換された画像ドツト
位置を計算するために用いられる。CPU２から
供給されるＸ、Ｙ方向におけるサイズ変換（拡
大、縮小）率設定データは、加算器４１６，４１
７，４２１および４２２へ供給される。第８図に
おいて、縮小率データは一例として示されてう
る。縮小率の整数部は加算器４１６，４２１およ
びデコーダ４２７へ供給され、その小数部分は加
算器４１７，４２２へ供給される。加算器４１
６，４１７，４２１，４２２の出力はラツチ回路
４１８，４１９，４２３，４２４へそれぞれ供給
される。ラツチ回路４１８，４２３の出力は比較
器４２０，４２５、の−入力側にそれぞれ供給さ
れ、加算器４１６，４２１の入力側にフイードバ
ツクされる。比較器４２０，４２５の他方側はカ
ウンタ４１３，４２６、からの入力を有する。ラ
ツチ回路４１９，４２４の出力はそれぞれ加算器
４１７，４２２の入力側にフイードバツクされ
る。

回路４３０の小数部分出力データの上位３ビツ
トと回路４３１の小数部分出力データの上位３ビ
ツトはそれぞれのラツチ回路４１９と４２４から
取出され、アバレス指定信号として演算ROM４
１５へ供給される。このROM４１５には縮小前
の画素レベルがメモリされている。この演算
ROM４１５から読出された出力データは比較器
４３２の入力側へ供給され、比較器４３２の他端
にはスライスレベルデータ発振器４３３から得ら
れるスライスレベルデータが供給される。比較器
７３２の一致信号はフリツプフロツプ４３４のＤ
入力端子へ供給され、アンドゲート４３５の出力
はフリツプフロツプのクロツク端子CLへ供給さ
れる。アンドゲート４３５の一入力端子には比較
器４２０の一致出力XCOMが供給され、その他
方入力端子には比較器４２５からのYCOMが供
給される。

ここで、このようなサイズ変換回路１４の動作
を第１０図にて詳しく説明する。CPU２から指
定される縮小率が１／4.5であると仮定する。こ
の場合、縮小率の整数部は４であるのに対し、そ
の小数部分は0.5である。デジタル形成の数値デ
ータはそれぞれ加算器４１６，４１７および４２
１，４２２にセツトされる。

第１０図では、原画の画像ドツト位置は信号
“Ｘ”で指定されるのに対し、サイズ変換された
画像の画像ドツト位置は黒色ドツトで指定され
る。原画上の位置（ｉ、ｊ）の画像ドツトは、｛Ｐ_i、_j で定義される。

縮小された画像上の位置（Ｉ、Ｊ）の画像は、｛Ｑ_I、_J｝で定義される。

原画の２つの隣接画像ドツト間の距離は１とし
て定義される。次いで、原画上の２つの縮小ドツ
ト間の距離は縮小率Ｒ_rと等しい。

Ｌ＝Ｒ_r この場合、定数Ｌは4.5として設定される。中
心位置Ｑ_I、_Jを有するＬ×Ｌ領域がＳとして指定
されると、Ｓの平均グレーレベルは領域Ｓに属す
る画像ドツト｛Ｐ_i、_j｝が存在するか否かの事実
に基づいて計算される。原位置Ｐ_i、_jと変換位置
Ｑ_I、_Jとの間の距離をｒ_i、_jとして定義すると、
平均グレーレベルφ_I、_Jを計算する加重フアクタ
α_i、_jが距離ｒ_i、_jに逆比例するように決定され
る。したがつて、フアクタα_i、_jをＱ_I、_Jの位置
で１として設定し、Ｌ／２だけ離れた位置で0.5
として設定すると、フアクタα_i、_jは、 α_i、_j＝１−０．５／Ｌ／２ｒ_i、_j・１−ｒ_ｉ、_ｊ／Ｌとして表示できる。

よつて、平均グレーレベルφ_I、_Jは、 φ_I、_J＝Σα_ｉ、_ｊ・Ｐ_ｉ、_ｊ／Σα_ｉ、_ｊ（Ｐ_i、_j←
Ｓ）となる。次いで、変換された画像ドツトＱ_I、_J
は、となり、所定のスライスレベルθを用いることに
より得られる。

しかして、CPU２から供給される縮小率の整
数部分４は加算器４１６を介してラツチ回路４１
８に供給される。カウンタ４１３の内容が４にな
ると、一致信号XCOMが比較器４２０から送出
され、ラツチ回路４１８，４１９およびアンドゲ
ード４３５へ供給される。一方、小数部分0.5は
加算器４１７を介してラツチ回路４１９でラツチ
される。したがつて、信号XCOMがラツチ回路
４１８，４１９に供給されると、0.5＋0.5＝１の
演算が加算器４１７で行なわれ、１の桁上げが加
算器４１６に供給される。よつて、４＋４＋１＝
９の演算が加算器４１６で行なわれ、新しいデー
タ“９”がラツチ回路４１８で設定される。この
とき、カウンタ４１３の内容が９になると、出力
XCOMが比較器４２０の出力で得られる。次い
で、９＋４＝13がラツチ回路４１８で接定され
る。出力XCOMはカウンタ４１３が13に達する
と得られる。このとき、13＋４＋１の演算が加算
器４１６で行なわれ、新しいデータ“18”がラツ
チ回路４１８で設定される。

こうして、カウンタ４１３の内容が“４、９、
13、18、22、27、…”になる毎に、出力XCOM
が比較器４２０から出力される。この出力
XCOMは、アンドゲート４３５の一入力へ供給
される。

そして、回路４３０と同一の動作が回路４３１
にても行なわれる。出力YCOMはカウンタ４２
６の内容が“４、９、13、18、22、27、…”にな
る毎に、比較器４２５からアンドゲート４３５の
他方入力へ供給される。入力XCOMとYCOMの
両方がアンドゲート４３５へ供給されると、出力
はフリツプフロツプ４３４のクロツク端子に供給
される。このとき、出力レベルφ_I、_Jがスライス
レベル発生器４３３の出力レベルを越えると、出
力は比較器４３２からフリツプフロツプ４３４の
Ｄ端子へ供給され、第１０図に示す如く黒色ドツ
トの出力Ｑ_I、_Jはフリツプフロツプ４３４から得
られる。

拡大動作において、たとえば0.5の拡大率は
CPU２から加算器４１６，４１７，４２１，４
２２へ供給される。この場合、Ｑ_I、_Jの数はＰ
_i、_jの数の２倍であり、画像情報は２倍に拡大さ
れる。

つぎに、第１１図は表示用インタフエース１５
を示したものである。６０はリフレツシユメモリ
で、1024ビツト（Ｘ方向）×1400ライン（Ｙ方
向）の記憶領域を有している。（CRTデイスプレ
イ１６は1024ビツト×700ラインの表示領域を有
する）。６１は16ビツトレジスタで、前記サイズ
変換回路１４で縮小され且つ供給される画像情報
を16ビツト毎にリフレツシユメモリ６０へ供給す
るものである。６２はセレクタで、16ビツトレジ
スタ６１の出力または前記パターンジエネレータ
６からのパターン情報をセレクトするものであ
る。６３は書込みアドレスカウンタで、CPU２
から供給される画像情報書込みスタートアドレス
を一旦保持し、それをサイズ変換回路１４（第８
図に示すフリツプフロツプ４３４からのクロツ
ク）を1/16分周し、カウンタ６４およびアンド回
路６５を介して供給されるクロツク信号によりカ
ウントアツプしていくことにより、リフレツシユ
メモリ６０のＸ方向およびＹ方向アドレスを指定
するものである。また、この書込みアドレスカウ
ンタ６３は、画像情報の書込み終了時、リフレツ
シユメモリ６０の図示右下端部の特定領域に対応
するパターン情報書込みアドレスがCPU２から
供給される。この場合、アンド回路６５の他方の
入力端にはCPU２から“０”信号が供給され、
これにより書込みアドレスカウンタ６３にクロツ
ク信号が供給されることはない。６６はCRTコ
ントローラで、カウンタ６７、アドレスレジスタ
６３および700ライン分検知回路６９などから成
り、リフレツシユメモリ６０から画像情報を読出
す際、そのリフレツシユメモリ６０のＸ方向およ
びＹ方向に対してアドレス指定を行なうものであ
る。ここで、カウンタ６７は、発振回路７０から
1/16カウンタ７１を介して供給されるクロツク信
号をカウントする1/64カウンタ６７ａとこのカウ
ンタ６７ａの桁上げカウントを行なうカウンタ６
７ｂから成り、そのカウンタ６７ａの内容をＸ方
向指定アドレスとし、カウンタ６７ｂの内容をＹ
方向指定アドレスとしている。さらに、上記アド
レスレジスタ６８は、CPU２から供給される読
出しスタートアバレス（ラインアドレス）を保持
するものである。700ライン分検知回路６９は、
カウンタ６７ｂが“700”をカウントしたかどう
かを検知し、“700”をカウントしていればそのカ
ウンタ６７ｂに上記アドレスレジスタ６８のスタ
ートアドレスを新たにセツトせしめるものであ
る。７２はセレクタで、書込み時と読出し時とで
アドレスカウンタ６３のＹ方向指定アドレスおよ
びカウンタ６７ｂのＹ方向指定アドレスのどちら
かをセレクトするものである。７３はセレクタ
で、書込み時と読出し時とでアドレスカウンタ６
３のＸ方向指定アドレスおよびカウンタ６７ａの
Ｘ方向指定アドレスのどちらかをセレクトするも
のである。７４は16ビツトレジスタで、リフレツ
シユメモリ６０から読出される16ビツトの画像情
報を発振回路７０の出力をクロツク信号としてシ
リアルに出力するものである。８０はカーソル設
定回路で、上記CRTコントローラ６６からCRT
デイスプレイ１６へ供給される水平同期信号
Hsync、垂直同期信号Vsync、および発振回路７
０からのクロツク信号に同期して所定のカーソル
（枠）に対応するカーソルビデオ信号を発するも
のである。しかして、このカーソル設定回路８０
から発せられるカーソルビデオ信号および上記16
ビツトレジスタ７４から出力されるビデオ信号は
オア回路２００を介してCRTデイスプレイ１６
へ供給される。

ここで、第１２図はカーソル設定回路８０を示
すものである。第１２図において、８１はＸ方向
カーソルメモリで、CPU２からの書込コード情
報Ｊに応じてカーソルの左右両側辺の位置情報を
それぞれ保持するものである。８２はＹ方向カー
ソルメモリで、CPU２からの書込コード情報Ｊ
に応じてカーソルの上辺および下辺の位置情報を
それぞれ保持するものである。８３はＸ方向アド
レスカウンタであり第１４図ａに示すクロツク信
号（第１１図に示す発振回路７０より供給され
る）をカウントするものである。８４はＹ方向ア
ドレスカウンタで、CRTコントローラ６６から
供給される第１４図ｂに示す水平同期信号Hsync
をカウントするものである。８５はデコーダで、
カウンタ８３の内容が両側辺の位置情報にそれぞ
れ一致したとき第１４図ｃに示す論理“１”信号
を出力するものである。８６はデコーダで、カウ
ンタ８４の内容が上辺および下辺の位置状報にそ
れぞれ一致したとき第１４図ｄに示す論理“１”
信号を出力するものである。８７，８８はＴ−フ
リツプフロツプであり、それぞれ第１４図ｆ，ｇ
に示す信号をそれぞれ出力する。８９はオ回路で
あり、第１４図ｉに示す信号を出力する。９０
_１，９０_２，９０_３はアンド回路であり、ころう
ちアンド回路９０_１，９０_２は第１４図ｅ，ｈに
示す信号をそれぞれ出力する。Ｗはブリング信
号、CVはカーソルビデオ信号である。一方、第
１３図において、９２はカーソルキーで、キーボ
ード１０に設けられる。そして、９３，９４，９
５，９６は移動キーで、押している間移動パルス
が出る。CPU２はこのパルスを検出して画像ま
たはカーソルを矢印方向に移動させるようになつ
ている。９７はカーソルまたはリフレツシユメモ
リ６０内の画像情報に対するCRTデイスプレイ
１６の表示領域を左上端に移動させるための移動
キーである。９８は拡大キー、９９は縮小キーで
ある。

このような構成において、画像情報の表示がど
のようになされるかを説明する。

２次元走査装置７に原稿８がセツトされると、
その原稿上の画像情報が読取られるとともに、原
稿サイズが検知される。そして、読取られた画像
情報は第１５図に示すようにそれぞれのサイズに
対応する大きさをもつてページバツフアメモリ５
に記憶される。このとき、原稿サイズがB₄であ
れば、CPU２はサイズ変換回路１４の縮小率を
1/4に設定する。A₄であれば縮小率は1/3.3、B₅で
あれば縮小率は1/2.7、A₅であれば縮小率は1/2と
設定する。こうして、ページバツフア５内の画像
情報はサイズ変換回路１４で縮小され、リフレツ
シユメモリ６０に記憶される。リフレツシユメモ
リ６０に画像情報が記憶されると、CPU２はそ
の画像情報の原稿サイズに対応する文字パターン
をパターンジエネレータ６から読出し、それをリ
フレツシユメモリ６０内の画像情報の特定領域に
付加する。したがつて、第１６図ａ，ｂ，ｃ，ｄ
に示すように、原稿サイズにかかわらず、各画像
情報の全体が一定のサイズにてCRTデイスプレ
イ１６に表示され、そのCRTデイスプレイ１６
の表示領域が最大限に有効利用される。しかも、
この場合、表示される画像情報の右下方部には原
稿サイズが付加されているため、各画像情報の原
稿サイズを容易に認識できる。なお、ページバツ
フアメモリ５、リフレツシユメモリ６０および原
稿８が横長の状態で用いられるものとすれば、画
像情報は第１７図ａ，ｂ，ｃ，ｄに示すように
CRTデイスプレイ１６の表示領域全体にわたつ
て表示されることになり、その表示領域をさらに
有効利用することができる。

ところで、このような画像情報の全体表示で
は、その画像情報に対する縮小率がある程度小さ
くなるため、解像度の点で問題がある。

そこで、キーボード１０のカーソルキー９２を
操作することにより、表示されている画像および
カーソルを所要の位置に移動し、この状態でカー
ソルによつて所要の画像を指定し、その指定した
画像を拡大して表示することが可能となつてい
る。この場合、CPU２では第１８図のフローチ
ヤートに従つて制御が行なわれる。CPU２では
先ず、CRTコントローラ６６のアドレスカウン
タ６８に“１”をセツトし、リフレツシユメモリ
６０の１ラインから700ラインまでを読出し、そ
れをCRTデイスプレイ１６で表示せしめる（ス
テツプＳ１）。すなわち、第１９図ａに示すよう
に、リフレツシユメモリ６０の上半分の領域（図
示実線）の画像情報が表示される。また、CPU
２は第１９図ａに一点鎖線で示すようにカーソル
Ｓのアドレスをカーソル設定回路８０に設定し、
そのカーソルＳをCRTデイスプレイ１６で表示
せしめる。この状態においてカーソルキー９２の
移動キー９６がオンされると（ステツプＳ２，Ｓ
３，Ｓ４，Ｓ５）、CPU２はCRTコントローラ６
６のアドレスレジスタ６８の内容をたとえば＋10
する（ステツプＳ６）。こうして、移動キー９６
がオンされる毎にリフレツシユメモリ６０内の画
像情報に対する表示領域が第１９図ｂ，ｃに示す
如く順次下降移動していく。この場合、表示領域
とカーソルＳとの対応位置に変化はない。しかる
後、Ｙ方向スタートアドレスが“700”に達する
と（ステツプＳ５）、CPU２はカーソル設定回路
８０におけるカーソルＳのＹ方向アドレススをカ
ーソルキー９６がオンされるごとに書替えていく
（ステツプＳ７）。こうして、移動キー９６がオン
される毎に第１９図ｄ，ｅに示す如くカーソルＳ
が下降移動していく。

この状態から移動キー９３をオンしていくと
（ステツプＳ２，Ｓ３，Ｓ４，Ｓ８，Ｓ９）、第２
０図ｅ，ｄ，ｃの如く表示領域が上昇移動してい
き、つぎに第２０図ｂ，ａの如くカーソルＳが上
昇移動していく（ステツプＳ１０）。また、第２
１図ａの状態で移動キー９５をオンすれば、（ス
テツプＳ２，Ｓ３）、表示領域に移動範囲がない
ため、カーソルＳが右方向に移動して第２１図ｂ
の状態となる（ステツプＳ１１）。さらに、第２
２図ａの状態で移動キー９４をオンすれば（ステ
ツプＳ２，Ｓ３）、カーソルＳのみが左方向に移
動さて第２２図ｂの状態となる（ステツプＳ１
１）。そして、このような表示状態において拡大
キー９８をオンすればカーソルＳ内の画像情報が
拡大されて新たに表示される。また、縮小キー９
９をオンすれば元の表示がなされる。

上記実施例によれば、一定領域の移動指定をズ
ームアツプ領域の移動指定よりも優先して行なう
ようにしたので、その各移動指定に対する操作を
１つの操作機構でまかなうことができ、構成およ
び操作が簡単で実用上便利なものである。

しかも、上記移動指定による表示を行なうこと
により、画像情報に対する縮小率はリフレツシユ
メモリ６０の記憶容量に合わせればよく、つまり
CRTデイスプレイの表示容量に合わせる場合に
比して縮小率を大きくすることができ、よつて解
像度が高まつて認識が容易である。

なお、上記実施例では一定領域の移動指定を優
先して行なうようにしたが、カーソルの移動指定
を優先するようにしてもよい。その他、この発明
は上記実施例に限定されるものではなく、要旨を
変えない範囲で種々変形実施可能なことは勿論で
ある。

［発明の効果］以上述べたようにこの発明によれば、解像度の
向上が計れるとともに、表示画像の移動を簡単な
構成、および容易な操作で行うことが可能な画像
情報表示装置を提供できる。

【図面の簡単な説明】

第１図はページバツフアメモリの記憶領域を示
す図、第２図ａ，ｂ，ｃは第１図における画像情
報の表示状態の一例を示す図、第３図はこの発明
の一実施例に係る画像情報記憶検索装置の全体的
な概略構成図、第４図は第３図を詳細に示す構成
図、第５図は２次元走査装置の具体的な構成図、
第６図ａ，ｂは第５図の動作制御部を示すもの
で、ａは回路構成図、ｂはタイムチヤート、第７
図ａ，ｂは第５図のサイズ検知部を示すもので、
ａは平面構成図、ｂは回路構成図、第８図はこの
発明の一実施例におけるサイズ変換回路を具体的
に示す構成図、第９図および第１０図は第８図の
動作を説明するための図、第１１図はこの発明の
一実施例における表示用インタフエースを具体的
に示す構成図、第１２図は第１１図におけるカー
ソル設定回路を具体的に示す構成図、第１３図は
カーソルキーの構成図、第１４図は第１２図の動
作を説明するためのタイムチヤート、第１５図は
ページバツフアメモリとそこに記憶される各種サ
イズの画像情報との対応を示す構成図、第１６図
ａ，ｂ，ｃ，ｄおよび第１７図ａ，ｂ，ｃ，ｄは
この発明の一実施例における画像情報の全体表示
状態を示す図、第１８図は同実施例における表示
制御を示すフローチヤート、第１９図ａ，ｂ，
ｃ，ｄ，ｅ、第２０図ａ，ｂ，ｃ，ｄ，ｅ、第２
１図ａ，ｂおよび第２２図ａ，ｂは同実施例にお
ける画像情報およびカーソル表示の一例を示す図
である。２……CPU、５……ページバツフアメモリ、
６……パターンジエネレータ、１３……画像情報
表示装置、１４……サイズ変換回路、１５……表
示用インタフエース、１６……CRTデイスプレ
イ、６０……リフレツシユメモリ、８０……カー
ソル設定回路、９２……カーソルキー。

Claims

【特許請求の範囲】１画像情報を一時記憶する記憶手段と、この記
憶手段内の任意の一定領域を移動指定するととも
に、その一定領域内の任意の位置にズームアツプ
領域を移動指定する操作手段と、この操作手段で
指定される一定領域に対応する表示領域を有し、
その一定領域内の画像情報を表示するとともに、
その一定領域内に指定されたズームアツプ領域を
表示する表示手段と、前記操作手段により移動指
定が行われた場合、一定領域移動指定を優先して
行ない前記表示手段に表示させる制御手段とを具
備したことを特徴とする画像情報表示装置。２画像情報を一時記憶する記憶手段と、この記
憶手段内の任意の一定領域を移動指定するととも
に、その一定領域内の任意の位置にズームアツプ
領域を移動指定する操作手段と、この操作手段で
指定される一定領域に対応する表示領域を有し、
その一定領域内の画像情報を表示するとともに、
その一定領域内に指定されたズームアツプ領域を
表示する表示手段と、前記操作手段により移動指
定が行われた場合、ズームアツプ領域移動指定を
優先して行ない前記表示手段に表示させる制御手
段とを具備したことを特徴とする画像情報表示装
置。