JPH02138667A

JPH02138667A - 情報表示装置

Info

Publication number: JPH02138667A
Application number: JP32974388A
Authority: JP
Inventors: Kazuhiko Iida; 和彦飯田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1990-05-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は文書などの画像情報を記憶装置に記憶し、か
つこの記憶装置に記憶された各種１ｉｌｉｉ、＊情報の
うちから必要に応じて所要の画像情報を検索して続出し
、それを目視し得る状態に出力する画像情報記憶検索装
置の画像表示装置に関する。

［発明の技術的背景とその間照点コ最近、多量に発生する文書などの画像情報を光学的な２
次元走査によって読取シ、この読取った画像情報を記憶
装置たとえば光デイスク装置に記憶しておくとともに、
この記憶装置に記憶されている各種画像情報のうちから
必要に応じて所要の画像情報を検索して読出し、それを
）・−トコビー装置で目視し得る状態に出力する画像情
報記憶検索装置が開発され、実用化されている。

そして、このような画像情報記憶検索装置においては、
読取速度と記憶速度との相違あるいは読出速度と記憶速
度との相違に対処するため、読取った一単位分（−買方
）の画像情報あるいは読出された一単位分の画像情報を
一旦ペーソパ、７アメモリに記憶するようにしている。

ま九、表示用インターフェースおよびＣＲＴデイスプレ
ィなどから成る画像情報表示装置を備えてお夛、ページ
バッファメモリ内の画像情報をモニタ表示できるように
なっている。

ところで、第１図に示すように、上記ペーゾパ、７アメ
モリは２０４８ｂｉｔＸ２８００ラインの記憶領域を有
するものであるのに対し、上記表示用インタフェース内
のり７し、シュメモリａ　１０２４ｂｉｔＸ７００ライ
／の記憶領域しかなく、このためぺ一ノパ、ファメモリ
内の全ての画像情報を一括してＣＲＴデイスプレィに表
示することは不可能である。

そこで、従来では、表示用インタフェース内にサイズ変
換回路を設け、ページパックアメモリから続出される画
像情報を１／４に縮小してリフレッシ、メモリに記憶す
ることにより、第２図（ａ）　Ｋ示すように（−ソバ、
ファメモリ内の全ての画像情報をＣＲＴデイスプレィに
一括して表示するようにしてい九。

しかしながら、これでは、画像情報に小さな文字などが
含まれている場合、その文字をＣＲＴＦイスプレイ上で
認識できないことがあ）、解像度の点で問題があった。

このような問題を解決するため、表示用インタフェース
内に上記サイズ変換回路に加えてカーソル設定機能を設
けておき、第２図（ｂ）Ｋ示すようＫ。

ベージバッファメモリ内の画像情報を１７４ＫＪｉｌ小
して一旦ＣｆＬＴデイスプレィに表示し、このＣＲＴデ
イスプレィ上に設定されるズームアツプエリアであると
ころのカーソル（図示−点鎖線枠）Ｓに対応する部分の
＃Ｊｇｌ！情報をページバッファメモリ内ら読出し、そ
れを１／２に縮小してす７し、シュメモリに新たに記憶
することにより、第２図（ａ）Ｋ示すようくベージバッ
ファメモリ内の画像情報を半分だけ表示できるよう圧し
たものがある。こうすることにより、縮小率１／４の場
合に比べてはるかに解像度が向上することとなる。

しかしながら、従来の装置は表示されているカーソルや
画像の移動操作が煩雑なものであった。

［発明の目的］この発明は上記のような事情に鑑みてなされたものであ
ル、その目的とするところは、解像度の向上を図ｐ得る
とともに、表示画像の移動を容易な操作で行うことが可
能な情報表示装置を提供しようとするものである。

［発明の概要］この発明は、リフレッシ、メモリ内の任意の一定領域を
移動指定するとともＫ、その一定額域内の任意の位置に
ズームアツプ領域を移動指定する操作手段を設け、この
操作手段を操作することＫよシ、一定領域の移動、ある
いはズームア、プ領域の移動のどちらか一方を優先する
ことＫよシ、表示画像の移動操作を容易化するものであ
る。

［発明の実施例］以下、この発明の一実施例について図面を参照して説明
する。第３図および第４図において、１は主制御装置で
あシ、各種制御を行なうＣＰＵ　Ｊ、各種ファイルセッ
ト（後述する光ディスクの集合）および各種ファイル（
光ディスク）を管理するための管理情報が記憶された管
理情報記憶装置たとえばフロ、ピーディスク装置３、後
述する光デイスク装置９から読出されるタイトル情報を
一時記憶するためのタイトルメモリ４、少なくとも一単
位分（７＃（稿−買方）の画像情報に対応する記憶領域
（２０４８ビ、　トｘ２８００ライン）を有するページ
パ、７アメモリ５、文字や記号などの７４ターン情報が
格納されたノ々ターンジェネレータ６などから成ってい
る。また、７は読取装置たとえば２次元走査装置で、原
Ｓ（文書）８上を２次元走査することにより原稿８上の
画像情報に応じ九ビデオ信号を得るものである。９は大
容量記憶装置であるところの光デイスク装置で、上記２
次元走査装置で読取られる画像情報および主制御装置１
で作成される画像情報を記憶媒体つｉシ光ディスクの専
用記憶領域にそれぞれ順次記憶するものである。１０は
キーボードで、画像情報に対応する個有のタイトルおよ
び各種動作指令などを入力するものである。１１は出力
装置であるところのハードコピー装置で、２次元走査装
置７で読取られる１ｍｇＲ情報あるいは光デイスク装置
９から続出される画像情報をハードコピー１２として出
力するものである。

１３は出力装置であるところの画像表示装置で、サイズ
変換回路１４、表示用インタフェース１５、陰！ＭＭＡ
管表示装置（以下ＣＲＴデイスプレィと称す）１６など
から成シ、２次元走査装置７で読取られるＩｉＩｉｇＲ
情報あるいは光デイスク装置９から続出される画像情報
を表示するものである。

し、Ｊｔ・し゛【、フロッピーディスク装置３、タイト
ルメモリ４、ベーゾパッ７アメモリ５、ノぐターンジェ
ネレータ６．２次元走査装置７、光デイスク装置９、キ
ーが一ド１０、ハードコピー装置１１、サイズ変換回路
１４、表示用インタフェース１５はそれぞれＣＰＵ　ｊ
からのデータフ４ス２０Ｉ／ｃ接続さｎる。ま九、タイ
トルメモリ４、ページ／中ツフアメモリ５、ツヤターン
ジェネレータ６．２次元走査装置７、光デイスク装置９
、ハードコピー装置Ｉノ、サイズ変換回路１４、表示用
インタフェース１５はそれぞれイメージパス２１１Ｃ接
続されておシ、互いに情報の転送がなされるようになっ
ている。

ここで、第５図は上記２次元走査装置７を具体的に示す
ものである。すなわち、３１は給紙トレイで、このトレ
イ３１よにセットされる原稿は取込みロー２３２．３２
Ｖｃよって本体内に取込まれ、さらに搬送ローラｓｓ、
５ｓＶｃよりて原稿台（ガラス板）３４上へ供給される
。そして、この原稿台３４を経た原稿は搬送ローラｓｓ
、ｓｓおよび排紙ローラ３６，３６ＶＣよりて排紙トレ
イ３７上に排出される。上記原稿台３４と対応する位置
には１対の露光う７ｆ３Ｂ、３１１が設けられておシ、
このランｆ３Ｂ、３ｇから発せられる光は搬送されてく
る原稿上く照射され、その反射光はミラーＳ９および投
影レンズ４０を介してＣＣＤラインセンサ４１１Ｃ投影
される。こうして、ラインセンナ４１から原稿上の画像
情報に応じたビデオ信号が得られるようになっている。

なお、上記取込みローラｓ２．ｓ２の近傍には、取込ま
れる原稿を検知するための発光ダイオード４２および７
オトトランゾスタ４３から成る７オトカプラが配設され
るとともに、取込まれた原稿のサイズを検知する丸めの
発光ダイオード４４畠（４４ｂ　、４４＠、　４４ｃｌ
）およびフォトトランジスタ４５％（４５ｂ、４４ａ。

４４ｄ）から成るフォトカメラが配設される。

第６図Ｃ）伽）は上記フォトトランジスタ４３の出力に
基づく動作制御回路の構成および動作を示すものである
。すなわち、フォトトランジスタ４３の出力はインバー
タ４５を介して第１タイマ４６、第２タイマ４１、第３
タイマ４ＢＶＣ供給される。

第１タイマ４６は、原稿の先端が検知されてから一定時
間だけ上記谷ローラおよびランｆ３Ｂ、３Ｂを動作させ
るための駆動信号を出力する。第２タイマ４７は、Ｊｘ
ｓの先端が検知されてから所定時開俵にラインセン？４
ノを動作させるための読取開始信号を出力する。第３タ
イマ４８は、原稿の先端が検知されてから所定時間後に
ラインセンサ４１の動作を停止するための読取終了信号
を出力するようＫなっている。

また、第７図（＆）伽）は上記フォトトランジスタ４５
ｍ（４１ｂ、４１ｅ、４１ｄ）の配設状態およびその出
力に基づくサイズ検知回路の構成を示すものである。す
なわち、原稿の搬送方向と直交する方向に各発光ダイオ
ードおよびそれに対応するフォトトランジスタ４５ｍ、
４１ｂ、４５＠。

４５ｄｆ一定間隔をもって配設しておシ、搬送路上のｇ
４端を基準として投入される原稿のサイズに応じて各７
オトトツンゾスタの出力が異なることにより、アンド回
路４９，５０，５１．ｌｉｌからそれぞれＡ３検知信号
、Ｂ４検知信号、Ａ４検知信号、Ｂｓ検知信号を得るよ
うになっている。

ここで、上記のような構成においてどのような動作がな
されるかを簡単に説明しておく。

２次元走査装置２に原稿８をセットすると、その原稿８
上の画像情報が読取られ、それがページバッフアメモリ
５１Ｃ順次記憶される。このとき、２次元走査装置７で
検知される原稿サイズはＣＰＵ２へ供給され、そのＣＰ
Ｕ　ｊ内のＲＡＭに記憶される。

しかして、−単位分の画像情報がペーゾパ、７アメモｖ
ｓｖｃ記憶されると、ＣＰＵ　Ｊは検知された原稿サイ
ズに対応するサイズ変換率＜ｍ小車）をＲＯＭから読出
し、それをサイズ変換回路１４に設定する。こうして、
ページバッファメモリ５内の画像情報はサイズ変換回路
１４で所定のサイズまで縮小され、表示用インタフェー
ス１５内のリフレッシュメモリに記憶される。そして、
そのりフレ、シ、メモリ内の画像情報がＣＲＴデイスプ
レィＪ６で表示される。

ま九、光ディスク装Ｒ９から画像情報が読出さ扛ると、
その読出され次画像情報は（−ゾパッ７アメモリ５に順
次記憶される。このとき、読出された画像情報に対応す
るインデックス情報忙予め、１１１れている原稿サイズ
情報がＣＰＵ　２へ供給さ扛、そのＣＰＵ　Ｊ内のＲＡ
Ｍ　Ｋ記憶される。しかして、単位分の画像情報が４−
シバ、７１メモ’ＪｊＫ記憶されると、ＣＰＵ　ｊは記
憶している原稿サイズ情報に対応するサイズ変換率（＃
小車）をＲＯＭから読出し、それをサイズ変換回路１４
ｇ設定する。

こうして、ペーゾパッ７アメモリ、５内の画像情報はサ
イズ変換回路１４で所定のサイズまで縮小され、表示用
インク７エース１５内のり７レツシ。

メモリに記憶される。そして、そのす７し、シ。

メモリ内の画像情報がＣＲＴ　ｆ”イスプレイ１６で表
示される。

次に、上記したサイズ変換回路１暮１ンタフェース１５について詳しく説明する。まず、第８
図はサイズ変換回路１４を示すものである。

すなわち、ページバッファメモリ５の１ラインの画像情
報はデータ入力端子４００に供給される。

この場合、ｌラインの画像情報は２０４８ビツトから成
る。１子４００ｉＣ供給されるｖｊｉ像情報はＲＡＭ４
０１と６ピ、トのう，子回路４０６Ｊｆ−供給される。

ＲＡＭ　４　０　Ｊは２ＫＸ　１ビ，トのものであシそ
のアドレスはカウンタ４１３の出力によって指定される
。しかして、５つのＲＡＭ　４　０　１〜４０Ｂ並びに
７つのう，子回路４０６〜４１２が設けられる。これら
ＲＡＭ　４　０　１〜４０５並びに２，チ回路イθ６〜
４１２は、全て実線によって示される信号路または二点
鎖線で示される信号路を介して主クロツク発生器４１４
から供給されるクロック信号により作動する。この場合
、実線の信号路は縮小回路として働くとき用いられ、二
点鎖線の信号路は拡大回路として働くとき用層られる。

カウンタ４１３のアドレス制御下において、２０４８ビ
ツトの最初の１ラインの画像情報は最初のＲＡＭ　４　
０　１に格納される。次いで，第２，フィンの画像情報
の最初のピットがＲＡＭ　４　０　Ｊに供給されるとき
、ＲＡＭ　４　０　１に格納された最初のライン画像情
報の最初のど，トは七ζから読出され、２、子回路４０
６でラッチされる，一方、第２ラインの最初のピットは
ＲＡＭ　４　０　１の最初のメモリロケーシ曹ンに格納
される。次いで、第２ラインの第２ビ，トはＲＡＭ　４
　０　１に格納され、第１ラインの第２ビ，トはそこか
ら読出されてう，チ回路４０＃にう、チされる。同時に
、う、子回路４０６にう、チされたｔａ１ラインの第１
ピ、トはＲＡＭ４０２に読出され、そこに格納される。

このように、第２ラインの最後（２０４８番目）のビッ
トがＲＡＭに格納されると、２０４８ピ、トの最初の１
ライン画像情報はＲＡＭ　４０　Ｊにシフトされる。

し九がって、２０４８ビ、トの各１ライン画偉情報はＲ
ＡＭ　４０１〜４０５で順次シフトされる。最後に、第
１２イン〜第５ラインの画像情報はそれぞれＲＡＭ　４
０５〜４０１に格納され、各第１ライン〜第５ラインの
画像情報の最初のピットがラッチ回路４０６にラッチさ
れ、同時に端子４００ｔｌＣ供給される第６ライン画像
情報の最初のど、トと共に２．子回路４０７に供給され
る。

第６ラインの第２ビ、トが端子４００に供給されると、
ラッチ回路４０７で２．チされた第１２イン〜第６ライ
ンの各最初のビットは次のラッチ回路４０８へ供給され
、第１２イン〜第６１）インの各第２ピ、トはう、子回
路４ｏｒＶｃ’）ｙテされる。同様にして、第６ライン
の画像情報の第７ビツトが端子４００に供給されると、
各第１〜第６ラインの最初のピットはう、子回路４１２
でラッチされ、その第２ピ、トはラッチ回路４１１にラ
ッチされ、第３ビ、トはラッチ回路４１０にう。

チされ、第４ビ、トはラッチ回路４０９にう、チされ、
第５１．トはラッチ回路４０ｇにう、チさｎ、そして第
６ビ、トはラッチ回路４０７にラッチされる。したがっ
て、う、子回路４０７〜４１２にう、チされたそれぞれ
のビットがマトリ、クス・アレーに再配置されると、原
画は第９図に示すようにドツト創傷として再生される。

第９図では、黒色ドツトはｌピ、トを表わし、白色ビッ
トは０ビツトを表わす。し九がって、６ビ、ト（Ｘ方向
）×６ライン（Ｙ方向）の局部画像情報がラッチ回路４
０５〜４１２から演算ＲＯＭ　４１５に供給される。

２つの加算器４１６，４１７と、２つのう、子回路４１
１１，４１９と、比較器４２０と、カウンタ４１３とで
Ｘ方向の距離計算回路４３０を構成し、２つの加算器４
２１，４２２と、２つのラッチ回路４２３，４２４と、
比較器４２５と、カウンタ４２６とでＹ方向の距離計算
回路４３１を構成する。これらの距離計算回路４３０，
４３１ＦｉＸ。

Ｙ方向においてサイズ変換された創傷ドツト位置を計算
するために用いられる。ＣＰＵ　２から供給されるＸ、
Ｙ方向くおけるサイズ変換（拡大、縮小）率設定データ
は、加算器４１６，４１１，４２１および４２２へ供給
される。第８図において、縮小率データは一例として示
されている。縮小率の整数部は加′Ｘ器４１６，４：１
１およびデコーダ４２７へ供給され、その小数部分は加
算器４１７゜４２２へ供給される。加算器４１６，４１
７゜４２１．４２２の出力はう、子回路４１８，４１９
゜４２３．４２４へそれぞれ供給される。ラッチ回路４
１８，４２３の出力は比較器４２０，４１５゜の−入力
端にそれぞれ供給され、加算器４１６゜４２１の入力側
にフィードパ、りされる。比較器４２０．４２５の他方
側はカウンタ４１３，４２ｇ。

からの入力を有する。ラッチ回路４１９，４２４の出力
はそれぞれ加算器４１１，４２２の入力側にフィードパ
、りされる。

回路４３０の小数部分出力データの上位３ビ。

トと回路４３１の小数部分出力データの上位３ビ、トは
それぞれのう、子回路４１９と４２４から取出され、ア
ドレス指定信号として演算ＲＯＭ　４１５へ供給される
。このＲＯＭ　４１５には縮小前の画素レベルがメモリ
されている。この演算ＲＯＭ　４１５から読出された出
力データは比較器４３２の入力側へ供給され、比較器４
３２の他端にはスライスレベルデータ発振器４３３から
得られるスライスレベルデータが供給される。比較器４
３２の一致信号は７す、プ７０．プ４３４のＤ入力端子
へ供給され、アンドｒ−）　４３５の出力は７リツプフ
ロ、ｆのクロ、り端子ＣＬへ供給される。アンドゲート
４３５の一入力端子には比較器４２０の一致出力ＸＣ０
Ｍが供給され、その他方入力端子には比較器４２５から
の入力ＹＣＯＭが供給される。

ここで、このようなサイズ変換回路１４の動作を第１θ
図にて詳しく説明する。ＣＰＵ　２から指定される縮小
率が１／４．５であると仮定する。この場合、縮小率の
整数部は４であるのく対し、その小数部分は０．５であ
る。デジタル形成の数値ｒ−タはそれぞれ加算器４１６
，４１１および４２１゜４２２にセットされる。

第１θ図では、原画の創傷ビット位置は記号′″Ｘ”で
指定されるのに対し、サイズ変換された画像の画ｆｌｌ
　）’　ｙ　）位置は黒色ドツトで指定される。

原画上の位置（１，Ｊ）のｍｅド、トは。

（Ｐｓ、ｊＪで定義される。

ると、Ｓの平均グレーレベルは領域５ＩＣＪｌする画像
ドラ）　（Ｐｉ、ｊ）が存在するか否かの事実忙基づい
て計算さｎる。原位置ＩＪ、ｊと変換位置Ｑｌ、Ｊとの
間の距＃１をＰｉ、Ｊとして定義すると、平均グレーレ
ベルφＩ、Ｊを計算する加重ファクタαｌ、Ｊが距離’
ｂｊＫ逆比例するように決定さ扛る。したがって、７ア
クタαｉ、ｊｔ−Ｑｘ、Ｊの位置で１として設定し、Ｌ
／２だけ離れ走位置で０．５として設定すると、７アク
タ引、ｊは、縮小された１ｍｍ上上位置Ｃ１，Ｊ）の画像は、（Ｑｌ
、Ｊ　）で定義される。

原画の２つの隣接創傷ビット間の距離はｌとして定義さ
れる０次いで、原画上の２つの縮小ドツト間の距離は縮
小率式と等しい。

Ｌ署Ｂ１この場合、定数りは４．５として設定される。中心位置
ＱＺ、Ｊを有するＬＸＬ領域がＳとして指定されとして
表示できる。

よって、平均グレーレベルφｘ、ｚｌｌｉ。

となる。次いで、変換された画像ドｙｌ’Ｑｘ、Ｊは、
となシ、所定のスライスレベルθを用いることにより得
られる。

しかして、ＣＰＵ　Ｊから供給される細小率の！！数部
分４は加算器４１６を介してう、子回路４１１１に供給
される。カウンタ４１３の内容が４になると、一致信号
ＸＣ０Ｍが比較器４Ｊａから送出され、う、子回路４１
１１．４１９およびアンドダート４３５へ供給される。

一方、小数部分０．５は加算器４１１を介してう、子回
路４１９でラッチされる。し九がりて、信号ＸＣ０Ｍが
う、子回路４１８゜４１９に供給されると、０．５　＋
　０．５−１の演算が加算器４１７ｒで行なわれ、ｌの
桁上げが加算器４１６に供給される。よりて、４＋４＋
１−９の演算が加算器４１６で行なわれ、新しいｒ−タ
″１９”がラッチ回路４１８で設定される。このとき、
カウンタ４１３の内容が９になると、出力ＸＣ０Ｍが比
較器４２０の出力で得られる。次いで、９＋４−１３が
ラッチ回路４１８で設定される。出力ＸＣ０Ｍはカウン
タ４１３が１３に達すると得られる。

仁のとき、１３＋４＋１の演算が加算器４１６で行なわ
れ、新しいデータ＠１８′がラッチ回路４１８で設定さ
れる。

こうして、カウンタ４１３の内容が＠４，９，１３゜１
８．２２．２７．・・・”になる毎に、出力ＸＣ０Ｍが
比較器４２０から出力される。この出力ＸＣ０Ｍは、ア
ンドゲート４３５の一人カへ供給される。

そして、回路４３０と同一の動作が回路４３１にても行
なわｎる。出力ＹＣＯＭはカウンタ４２６の内容が′″
４．９，１３，１８，２２，２７．・・・”になる毎Ｋ
。

比較器４２５からアンドゲート４３５の他方入力へ供給
される。入力ＸＣ０ＭとＹＣＯＭの両方がアンドゲート
４３５へ供給されると、出力はフリ、グア０、ｆ４　ｊ
　４のクロ、り端子に供給される。このとき、出力レベ
ルφＢＪがスライスレベル発生器４３３の出力レベルを
越えると、出力は比較器４３２からフリ、ｆ７０．ｆ４
３４のＤ端子へ供給され、第１０図に示す如く黒色ドツ
トの出力Ｑ！、Ｊは７リツグフロツ７°４３４から得ら
れる。

拡大動作において、九とえば０．５の拡大率はＣＰＵ　
Ｊから加算器４１６，４１１，４１１，４２２へ供給さ
れる。この場合、Ｑｌ、Ｊの数はＰ５Ｊの数の２倍であ
〕１画像情報は２倍に拡大される。

つぎに、第１１図は表示用インタフェースＩ５を示した
ものである。６０はリフレッシュメモリで、１０２４ビ
、ト（Ｘ方向）ｘ１４００ライン（Ｙ方向）の記憶領域
を有している。（ＣＲＴデイスプレィ１６は１０２４ビ
ｙ）Ｘ７００”）インの表示領域を有する）。

６１は１６ビ、トレノスタで、前記サイズ変換回路１４
で縮小され且つ供給される画像情報を１６ビツト毎にり
７し、シュメモリ６０へ供給するものである。６２はセ
レクタで、１６ビ、トレゾスタ６ノの出力または前記／
ぐターンジェネレータ６からの・リーン情報をセレクト
するものである。

６３は書込みアドレスカウンタで、ＣＰＵ２から供給さ
れる画像情報書込みスタートアドレスを一旦保持し、そ
れをサイズ変換回路１４（第８図に示すフリッグ７０ツ
ブ４３４からのクロック）を１／１６分周し、カラ／り
６４およびアンド回路６５を介して供給されるクロック
信号によりカウントア、！していくことにより、す７レ
ツシ、メモリ６０のＸ方向およびＹ方向アドレスを指定
するものである。ｉ九、この書込みアドレスカウンタ６
３は、画像情報の書込み終了時、リフレッシ、メモリ６
０の図示右下端部の特定領域に対応する・々ターン情報
書込みアドレスがＣＰＵ　２から供給される。

この場合、アンド回路６５の他方の入力端にはＣＰＵ　
２から″′０″信号が供給さｎ、これにより書込みアド
レスカウンタ６３にクロ、り信号が供給されることはな
い。６６はＣＲＴコントローラで、カウンタ６７、アド
レスカウンタ６８および７００ライン分検矧回路６９な
どから成）、リフレッシュメモリ６０から画像情報を読
出す際、そのリフレッシュメモリ６０のＸ方向およびＹ
方向に対してアドレス指定を行なうものである。ここで
、カウンタ６７は、発振回路７０からｌ／１６カウンタ
７１を介して供給されるクロック信号をカウントする１
／６４力ウンタ６７ｍとこのカウンタ６７ａの桁上げカ
ウントを行なうカラ／り６７ｂから成シ、そのカウンタ
６７＆の内容をＸ方向指定アドレスとし、カウンタ６７
ｂの内容をＹ方向指定アドレスとしている。さらに１上
記アドレスレソスタ６８は、ＣＰＵ　２から供給される
続出しスタートアドレス（ラインアドレス）を保持する
ものである。

７００ライン分検知回路６９は、カウンタ６７　ｍ）　
７５１”７００”をカウントしたかどうかを検知し、＠
７００”をカウントしていればそのカウンタ６７ｂｌｌ
Ｃ上記アドレスレゾスタ６８のスタートアドレスを新た
にセットせしめるものである。２２はセレクタで、書込
み時と読出し時とでアドレスカウンタ６３のＹ方向指定
アドレスおよびカウンタ６ｙｂのＹ方向指定アドレスの
どちらかをセレクトするものである。７３はセレクタで
、書込み時と続出し時とでアドレスカウンタ６３のＸ方
向指定アドレスおよびカウンタ６７ｈのＸ方向指定アド
レスのどちらかをセレクトするものである。７４は１６
ビ。

トレソスタで、リフレッシ、メモリ６０から続出される
１６ビ、トのｌ！ｉ儂情報を発振回路７０の出力をクロ
ック信号としてシリアルに出力するものである。８０は
カーソル設定回路で、上記ＣＲＴコントローラ６６から
ＣＲＴ　ｒイスグレイ１６へ供給される水平同期信号Ｈ
ｓｙｎｃ、垂直同期信号ｖｓｙｎｅ、および発振回路７
０からのクロック信号に同期して所定のカーソル（枠）
１７ｃ対応するカーソルビデオ信号を発するものである
。しかして、このカーソル設定回路８０から発せられる
カーソルビデオ信号および上記１６ピツトレジスタ７４
から出力されるビデオ信号はオア回路２００を介してＣ
ＲＴデイスプレィ１６へ供給される。

ここで、第１２図はカーソル設定回路８０を示すもので
ある。第１２図において、８１はＸ方向カーソルメモリ
で、ＣＰＵ２からの書込コード情報ＪＫ応じてカーソル
の左右両側辺の位置情報をそれぞれ保持するものである
。８２はＹ方向カーソルメモリで、ＣＰＵｊからの書込
コード情報ＪＫ応じてカーソルの上辺および下辺の位置
情報をそれぞれ保持するものである。８３はＸ方向アド
レスカウンタであシ第１４図Ｃ＆）に示すクロック信号
（第１１図に示す発振回路７０より供給される）をカウ
ントするものである。８４はＹ方向アドレスカウンタで
、ＣＲＴコントローラ６６から供給される第１４図（ｂ
）　Ｋ示す水平同期信号Ｈｍｙｎｃをカウントするもの
である。８５はｆコーグで、カウンタ８３の内容が両側
辺の位置情報にそれぞれ一致したとき第１４図（ｅ）Ｋ
示す論理＠１″信号を出力するものである。８６はデコ
ーダで、カウンタ８４の内容が上辺および下辺の位置情
報にそれぞれ−致し九とき第１４図（ｄ）Ｋ示す論理１
１″信号を出力するものである。１１７．８８はＴ−７
’）　ｙ　７’　７０゜ゾであシ、それぞれ第１４図（
ｆ）　（ｇ）　Ｋ示す信号をそれぞれ出力する。８９は
オア回路であ）、第１４図（１）Ｋ示す信号を出力する
。　９０．．９０ｇ　、９０．はアンド回路であり、こ
のうちアンド回路９０１．１１０゜は第１４図（ｅ）　
（ｈ）　Ｉｃ示す信号をそｎぞれ出力する。

Ｗは！リング信号、Ｃｖはカーソルビデオ信号である。

一方、第１３図において、９２はカーソルキーで、キー
が−ド１ＯＩＣ設けられる。そして、９３゜９４．９５
．９６は移動キーで、押している間移動パルスが出る。

ＣＰＵ　２はこのパルスを検出して画像またはカーソル
を矢印方向に移動させるようＫなっている。９７はカー
ソルまたはリフレッシ。

メモリ６０内の１ｍｇＲ情報に対するＣＲＴディスグレ
イＪ６の表示領域を左上端に移動させるための移動キー
である。９８は拡大キー、９９は縮小キーである。

このような構成において、画像情報の表示がどのよう釦
なされるかを説明する。

２次元走査装ｆ７に原稿８がセットされると、その原稿
上の画像情報が読取られるとともに、原稿サイズが検知
される。そして、読取られた画像情報は第１５図に示す
ようにそれぞれのサイズに対応する大きさをもって（−
シバ、ファメモリ５に記憶される。このとき、原稿サイ
ズが８４であれば、ＣＰＵ　２はサイズ変換回路１４の
ＮＩＩＪ−Ｓ率を１／４に設定する。Ａ４であれば縮小
率は１／３．３、Ｂ５であｎば縮小率は１／２゜７、Ａ
ｓであｎば縮小率は１／２と設定する。こうして、ペー
ジパ、ファ５内の画像情報はサイズ変換回路１４で縮小
され、す７し、シュメモリ６０に記憶される。リフレッ
シュメモリ６０に画像情報が記憶されると、ＣＰＵ　２
はその画像情報の原稿サイズに対応する文字）母ターン
をノ！ターンゾエネレータ６カ島ら絖出し、それをリフ
レッシュメモリ６０内の画像情報の特定領域に付加する
。したがって、第１６図（＆）　（ｂ）　（０）　（ｄ
）に示すように、原稿サイズにかかわらず、各画像情報
の全体が一定のサイズ釦てＣＲＴ　７’イスプレイＩｌ
ｌに表示され、そのＣＲＴデイスプレィ１６の表示領域
が最大限に有効利用される。しかも、この場合、表示さ
れる画像情報の右下方部には原稿サイズが付加されてい
るため、各画像情報の原稿サイズを容易１ｃ認識できる
。なお、ペーゾパ、７アメモリ５、リフレッシ、メモリ
６０および原稿８が横長の状態で用いられる吃のとすれ
ば、画像情報は第１７図（ａ）　（ｂ）　（ｃ）　（ｄ
）　Ｋ示すようにＣＲＴ’デイスプレィ１６の表示領域
全体くわたって表示さ扛ることＫなシ、その表示領域を
さら忙有効利用することができる。

ところで、このような画像情報の全体表示では、その画
像情報に対する縮小率がある程度小さくなるため、解像
度の点で問題がある。

そこで、Φ−ポード１０のカーノルキー９２を操作する
ことにより、表示されている＃像およびカーソルを所要
の位置に移動し、この状態でカーソルによって所要の画
像を指定し、その指定した画像を拡大して表示すること
が可能となっている。

この場合、ＣＰＵ　２では第１８図の７ａ−チャートに
従って制御が行なわれる。ＣＰＵ　２では先ず、ＣＲＴ
コントローラ６６のアドレスレジスタ６８に′１″をセ
ットし、ＩＪ７レツシーメモリ６０の１ラインから７０
０ラインまでを続出し、それをＣＲＴデイスプレィ１６
で表示せしめる（ステラｆｓ１）。

すなわち、第１９図（ａ）に示すように、リフレッシュ
メモリ６０の上手分の領域（図示実線）の画像情報が表
示される。また、ＣＰＵ　２は８ｇ１９図（、）に−点
＠線で示すようにカーソルＳのアドレスをカーソル設定
回路８０に設定し、そのカーソル５Ｉ−ＣＲＴデイスプ
レィ１６で表示せしめる。この状態においてカーソルキ
ー９２の移動キー９６がオンされると（ステ、プＳ２．
Ｓ３．Ｓ４．Ｓ５）、ＣＰＵ２　ｉｄ　ＣＲＴコントロ
ーラ６６のアドレスレジスタσ８の内容をたとえば＋１
０する（ステ、プＳ６）。

こうして、移動キー９６がオンされる毎にリフレ、７ユ
メモリ６０内の画像情報に対する表示領域が第１９図（
ｂ）　（りに示す如く順次下降移動していく。

この場合、表示領域とカーソルＳとの対応位置に変化は
ない。しかる後、Ｙ方向スタートアドレスが”７００”
に達すると（ステ、プ８５）、ＣＰＵ　Ｊはカーソル設
定回路８０におけるカーソルＳのＹ方向アドレスをカー
ソルキー９６がオンされるごとに書替えていく（ステラ
ｆｓ７）。こうして、移動キー９６がオンされる毎に第
１９図（ｄ）（・）Ｖｃ示す如くカーソルＳが下降移動
していく。

この状態から移動キー９３をオンしていくと（ステ、！
８２，８３，８４．８８．８９＞、第２０図（・）　（
ｄ）　（ｃ）の如く表示領域が上昇移動してｈき、つぎ
に第２０図（ｂ）　（、）の如くカーソルＳが上昇移動
していく（ステ、ｆｓｌｏ）。また、第２１図（−）の
状態で移動キー９５をオンすれば、（ステップ８２゜Ｓ
３）、表示領域に移動範囲がないため、カーソルＳか右
方向に移動して第２１図（ｂ）の状態となる（ステップ
５１１）。さらに、１１１２２図（＆）の状態で移動キ
ー９４をオンすれば（ステ、プ８２，８３）、カーソル
Ｓのみが左方向に移動して第２２２伽）の状態となる（
ステップ８１１）。そして、このような表示状ａにおい
て拡大キ〜９８をオンすれはカーソルＳ内の画像情報が
拡大されて新たに表示される。まｌ　ｍホキ−９９をオ
ンすれば元の表示がなされる。

上記実施例によれば、一定額域の移動指定をズームアツ
プ領域の移動指定よシも優先して行なうようにしたので
、その各移動指定に対する操作を１つの操作機構でまか
なうことができ、構成および操作が簡単で実用上便利な
ものである。

しかも、上記移動指定による表示を行なうことにより、
画像情報に対する縮小率はリフレッシュメモリ６０の記
憶容量に合わせればよく、つまりＣＲＴデイスプレィの
表示容量に合わせる場合に比して縮小率を大きくするこ
とができ、よって解像度が高まって認識が容易である。

なお、上記実施例では一定領域の移動指定を優先して行
なうようにしたが、カーソルの移動指定を優先するよう
にしてもよい。その他、この発明は上記実施例に限定さ
れるものではなく、要旨を変えない範囲で種々変形実施
可能なことは勿論である。

［発明の効果コ以上述べたようＫこの発明によれば、解像度の向上が計
れるとともに、表示画像の移動を簡単な構成、および容
易な操作で行うことが可能な情報表示装置１に提供でき
る。

【図面の簡単な説明】

第１図はページバッファメモリの記憶領域を示す図、第
２図は第１図における画像情報の表示状態の一例を示す
図、第３図はこの発明の一実施例に係る１ｉｉｊ像？［
記憶検索装置の全体的な概略構成図、第４図は第３図を
詳細忙示す構成図、第５図は２次元走査装置の具体的な
構成図、第６図（＆）（ｂ）は第５図の動作制御部を示
すもので、同図（ａ）は回路構成図、同図価）はタイム
チャート％薬７図は第５図のサイズ検知部を示すもので
、同図（＆）は平面構成図、同図価）は回路構成図、第
８図はこの発明の一実施例におけるサイズ変換回路を具
体的に示す構成図、第９図および第１０図は第８図の動
作を説明するための図、第１１図はこの発明の一実流側
忙おける表示用インタフェースを具体的に示す構成図、
第１２図は第１１図におけるカーソル設定回路を具体的
に示す構成図、第１３図はカーソルキーの構成図、第１
４図は第１２図の動作を説明するためのタイムチャート
、第１５図はページバッファメモリとそこに記憶される
各種サイズの画像情報との対応を示す構成図、第１６図
（−）（ｂ）（０）（ｄ）および第１７図（ａ）　（ｂ
）　（ｃ）　（ｄ）はこの発明の一実施例における画像
情報の全体表示状態を示す図、第１８図は同実施例にお
ける表示制御を示すフローチャート、第１９図（ａ）　
（ｂ）　（ｃ）　（ｄ）　（６）　、第２０図（ｍ）　
（ｂ）　（ｅ）　（ｄ）　（ｅ）　、　Ｍ　２１図（轟
ン（ｂ）および第２２図（、）　（ｂ）は同実施例にお
ける画像情報およびカーソル表示の一例を示す図である
。２・・・ＣＰＵ、５・・・ページバッファメモリ、６・
・・ノ量ターンノエネレータ、１３・・・画像情報表示
装置、１４・・・サイズ変換回路、１５・・・表示用イ
ンタフェース、１６・・・ＣＲＴ　７’イスプレイ、６
ｏ・・・リフレッシュメモリ、８０・・・カーソル設定
回路、９２・・・カーソルキー出願人代理人　　弁理士　鈴　江　武　彦第５図第図（ａ）（ｂ） □Ｘ第９図＝２０４８　− ピント第１５図第１７図第１３図第１４図第１９図第２０図第２１図第２２図

Claims

【特許請求の範囲】

（１）記憶情報を一時記憶する記憶手段と、この記憶手
段内の任意の一定領域内に記憶されている記憶情報を表
示する表示領域を有した表示手段と、この表示手段の表示領域の任意の位置にカーソルを表示
するカーソル設定手段と、前記表示手段の表示領域に表示された記憶情報を上下左
右の４方向のうちのいずれか１方向に対する移動の指定
を行なうとともに、前記カーソル設定手段により前記表
示手段の表示領域に表示されたカーソルを上下左右の４
方向のうちのいずれか１方向に対する移動の指定を行な
う操作手段と、この操作手段により上下左右のうちの１
方向に対して移動指定が行われた場合、前記表示手段の
表示領域に表示される記憶情報の移動を優先して行なっ
て前記表示手段に表示させ、前記表示手段の表示領域内
に記憶情報の移動範囲が指定された移動方向に対してな
くなると、続いて前記表示手段に表示されているカーソ
ルの移動を前記記憶情報の移動方向と同一の方向に対し
て行なって前記表示手段に表示する制御手段と、を具備したことを特徴とする情報表示装置。
（２）記憶情報を一時記憶する記憶手段と、この記憶手
段内の任意の一定領域内に記憶されている記憶情報を表
示する表示領域を有した表示手段と、この表示手段の表示領域の任意の位置にカーソルを表示
するカーソル設定手段と、前記表示手段の表示領域に表示された記憶情報を上下左
右の４方向のうちのいずれか１方向に対する移動の指定
を行なうとともに、前記カーソル設定手段により前記表
示手段の表示領域に表示されたカーソルを上下左右の４
方向のうちのいずれか１方向に対する移動の指定を行な
う操作手段と、この操作手段により上下左右のうちの１
方向に対して移動指定が行われた場合前記表示手段の表
示領域に表示されたカーソルの移動を優先して行なって
前記表示手段に表示させ、前記表示手段の表示領域内に
カーソルの移動範囲が指定された移動方向に対してなく
なると、続いて前記表示手段に表示されている記憶情報
の移動を前記記憶情報の移動方向と同一の方向に対して
行なつて前記表示手段に表示させる制御手段と、を具備したことを特徴とする情報表示装置。