JPH02106826U - - Google Patents
Info
- Publication number
- JPH02106826U JPH02106826U JP1600789U JP1600789U JPH02106826U JP H02106826 U JPH02106826 U JP H02106826U JP 1600789 U JP1600789 U JP 1600789U JP 1600789 U JP1600789 U JP 1600789U JP H02106826 U JPH02106826 U JP H02106826U
- Authority
- JP
- Japan
- Prior art keywords
- view
- plan
- defective products
- sop
- showing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000002950 deficient Effects 0.000 claims 2
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
第１図は本考案の一実施例である外観不良のＳ
ＯＰ ＩＣにレーザー加工を施した状態を示す平
面図、第２図は第１図の正面図、第３図はこの考
案によりレーザー加工とされたＳＯＰ ＩＣが吸
着パツドに吸着されている状態を示す平面図、第
４図は第３図の正面図、第５図は従来の半導体製
造装置の全体構成例を示す平面図、第６図は第５
図の正面図、第７図は第５図の製造装置に投入さ
れる未完成のＳＯＰ ＩＣが並んだリードフレー
ムの平面図、第８図は第７図の正面図、第９図は
第７図のリードフレームが製造装置により加工さ
れた状態を示す平面図、第１０図は第９図の正面
図、第１１図は従来の金属シールを貼付けたＳＯ
Ｐ ＩＣが吸着パツドに吸着されている状態を示
す平面図、第１２図は第１１図の正面図、第１３
図は従来の半導体製造装置によりＳＯＰ ＩＣが
切離された後のリードフレーム枠の平面図である
。 図において、２はリードフレーム、２．１は２
のピツチ穴、１６は吸着パツド３、１８はＳＯＰ
ＩＣ、１９はレーザー加工面を示す。なお、図
中、同一符号は同一、又は相当部分を示す。
ＯＰ ＩＣにレーザー加工を施した状態を示す平
面図、第２図は第１図の正面図、第３図はこの考
案によりレーザー加工とされたＳＯＰ ＩＣが吸
着パツドに吸着されている状態を示す平面図、第
４図は第３図の正面図、第５図は従来の半導体製
造装置の全体構成例を示す平面図、第６図は第５
図の正面図、第７図は第５図の製造装置に投入さ
れる未完成のＳＯＰ ＩＣが並んだリードフレー
ムの平面図、第８図は第７図の正面図、第９図は
第７図のリードフレームが製造装置により加工さ
れた状態を示す平面図、第１０図は第９図の正面
図、第１１図は従来の金属シールを貼付けたＳＯ
Ｐ ＩＣが吸着パツドに吸着されている状態を示
す平面図、第１２図は第１１図の正面図、第１３
図は従来の半導体製造装置によりＳＯＰ ＩＣが
切離された後のリードフレーム枠の平面図である
。 図において、２はリードフレーム、２．１は２
のピツチ穴、１６は吸着パツド３、１８はＳＯＰ
ＩＣ、１９はレーザー加工面を示す。なお、図
中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 樹脂封止型半導体装置の製造装置において、封
止樹脂部分に良品および不良品を示す区分を施す
ことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1600789U JPH02106826U (ja) | 1989-02-14 | 1989-02-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1600789U JPH02106826U (ja) | 1989-02-14 | 1989-02-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106826U true JPH02106826U (ja) | 1990-08-24 |
Family
ID=31228559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1600789U Pending JPH02106826U (ja) | 1989-02-14 | 1989-02-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106826U (ja) |
-
1989
- 1989-02-14 JP JP1600789U patent/JPH02106826U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0252357U (ja) | ||
| JPS5694753A (en) | Correction method of semiconductor ic chip mounted substrate | |
| JPS63124754U (ja) | ||
| JPS6395246U (ja) | ||
| JPH0442744U (ja) | ||
| JPH0328746U (ja) | ||
| JPH01107157U (ja) | ||
| JPS61182036U (ja) | ||
| JPS63144480U (ja) | ||
| JPS6444646U (ja) | ||
| JPH01145140U (ja) | ||
| JPH0353844U (ja) | ||
| JPH0291356U (ja) | ||
| JPS6236534U (ja) | ||
| JPH0523549U (ja) | リードフレーム | |
| JPS583038U (ja) | リ−ドフレ−ム | |
| JPH0363941U (ja) | ||
| JPS63108648U (ja) | ||
| JPS6395247U (ja) | ||
| JPH0381641U (ja) | ||
| JPS6183035U (ja) | ||
| JPS6329956U (ja) | ||
| JPS6179540U (ja) | ||
| JPH01123359U (ja) | ||
| JPH01121955U (ja) |