JPH02106922A - 選択的エピタキシャル成長方法 - Google Patents
選択的エピタキシャル成長方法Info
- Publication number
- JPH02106922A JPH02106922A JP63261831A JP26183188A JPH02106922A JP H02106922 A JPH02106922 A JP H02106922A JP 63261831 A JP63261831 A JP 63261831A JP 26183188 A JP26183188 A JP 26183188A JP H02106922 A JPH02106922 A JP H02106922A
- Authority
- JP
- Japan
- Prior art keywords
- film
- partial pressure
- substrate
- gas partial
- substrate temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明は選択的に５ＩＯｚ膜を形成した単結晶・Ｓｉ基
板上に、５Ｉ０２膜のない８４基板表面が露出している
部分上へのみに選択的に単結晶Ｓｉ膜を成長させる選択
的エピタキシャル成長方法に間する。
板上に、５Ｉ０２膜のない８４基板表面が露出している
部分上へのみに選択的に単結晶Ｓｉ膜を成長させる選択
的エピタキシャル成長方法に間する。
口） 従来の技術
絶縁Ｒ（絶縁物の基板も含む）上に単結晶Ｓｉ層を形成
したものは、Ｓ ＯＩ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ
５ｕｌａｔ。
したものは、Ｓ ＯＩ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ
５ｕｌａｔ。
ｒ）構造と称され、狭い領域で容易に素子分離が行なえ
、高集積化や高速化が可能なものとして知られている。
、高集積化や高速化が可能なものとして知られている。
そしと、従来のＳｉ基板上に素子が作製される半導体集
積回路（ｆｃ）に比べて、特性向上が図れることから盛
んに研究開発が行なわれている。
積回路（ｆｃ）に比べて、特性向上が図れることから盛
んに研究開発が行なわれている。
絶Ｒ層上に単結晶Ｓｉ膜を形成させるものとして、同相
エピタキシャル成長法があり、これは、単結晶８１基板
上に、Ｓ！基板面の一部をシードとして露出させて絶縁
膜を形成し、シードと絶縁膜上に非晶質Ｓ 、Ｉ （以
下ａ−９４と称す）膜を堆積し、６００℃程度の低温で
アニールすることで、横方向に同相成長させて、ａ−８
ｉ膜を米結晶化させるものである。
エピタキシャル成長法があり、これは、単結晶８１基板
上に、Ｓ！基板面の一部をシードとして露出させて絶縁
膜を形成し、シードと絶縁膜上に非晶質Ｓ 、Ｉ （以
下ａ−９４と称す）膜を堆積し、６００℃程度の低温で
アニールすることで、横方向に同相成長させて、ａ−８
ｉ膜を米結晶化させるものである。
しかし、この同相成長では、＜１００＞方向の横方向に
優先的にａ−３ｔ膜の事納晶化が進むので、横方向の成
長より先にシードから上への縦方向の成長を必要とする
固相エピタキシャル成長では、シード上のａ−５ｉｌｌ
［を厚くすることができず、このため、シードと絶縁膜
表面との段差をあまり大きくとることができない。
優先的にａ−３ｔ膜の事納晶化が進むので、横方向の成
長より先にシードから上への縦方向の成長を必要とする
固相エピタキシャル成長では、シード上のａ−５ｉｌｌ
［を厚くすることができず、このため、シードと絶縁膜
表面との段差をあまり大きくとることができない。
ところが、ａ−３ｉ膜が薄い場合に５シードと絶縁膜表
面との段差が大きいく絶縁膜が厚い）と、堆積されるａ
−５ｉ膜に絶縁膜とシードの境の部分で段切れが生じた
り、段切れが生じなくても段差部分での内部応力が大き
くなるため、横方向の同相成長はほとんど起きないか、
起きても横方向成長距離はわずかとなる。
面との段差が大きいく絶縁膜が厚い）と、堆積されるａ
−５ｉ膜に絶縁膜とシードの境の部分で段切れが生じた
り、段切れが生じなくても段差部分での内部応力が大き
くなるため、横方向の同相成長はほとんど起きないか、
起きても横方向成長距離はわずかとなる。
このため、シードと絶縁膜表面との段差は出来る限り小
さく、即ち絶縁膜を薄くする必要があり、通常１０００
Å以下に形成される。
さく、即ち絶縁膜を薄くする必要があり、通常１０００
Å以下に形成される。
しかしながら、Ｓｏｌ構造を積層した三次元回路素子を
構成する場合、絶縁膜層下にデバイスを形成することに
なるので、デバイス構造や配線および電気的特性の安定
化のための保護を勘案すると、絶縁膜としてＩＡＩａ以
上の膜厚が必要になる。
構成する場合、絶縁膜層下にデバイスを形成することに
なるので、デバイス構造や配線および電気的特性の安定
化のための保護を勘案すると、絶縁膜としてＩＡＩａ以
上の膜厚が必要になる。
そコテ、例えば’ ５ＥＬＥＣＴＩＶＥ ＥＰＩＴＡＸ
ＩＡＬ ＧＲＯＷＴｔｌＯＦ ５ＩＬＩＣＯＮ Ｂ
Ｙ ＣＶＤ ＡＮＤ ＩＴＳ 丁ＨＥＲＭＯＤ
ＹＮＡＭＩＣＣ０Ｎ５ＩＤＥＲＡＴＩＯＮＪ （ＰＲＯ
ＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＴＥＮＴＨＩＮＴＥ
ＲＮＡＴＩＯＮＡＬ Ｃ０ＮＦＥＲＥＮＣＥ ＯＮ
ＣＨＥＭＩＣＡＬ ＶＡＰＯＲＤＥＰＯ５ＩＴＩ
ＯＮ １９８７． Ｐｒｏｃｅｅｄｉｎ＠ Ｖｏｌ、８
７−８． ＰＰ、３７９−３８８＞にある様に、選択的
に開孔された５ｉｆ２膜を形成した単結晶ｓｉ基板上へ
と、５ｉＨｘＣ１２−ＨＣｊ！−Ｈ５（’）常圧ＣＶＤ
あルイハ減ｆｆＣＶＤ法により、常圧の場合９５０℃乃
至１０５０℃、減圧の場合８５０℃乃至９５０℃の基板
温度で、露出しているＳｌ基板面上のみに単結晶Ｓｉ膜
を成長きせる！！択的エピタキシャル成長（Ｓｅｌｅｃ
ｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒ。
ＩＡＬ ＧＲＯＷＴｔｌＯＦ ５ＩＬＩＣＯＮ Ｂ
Ｙ ＣＶＤ ＡＮＤ ＩＴＳ 丁ＨＥＲＭＯＤ
ＹＮＡＭＩＣＣ０Ｎ５ＩＤＥＲＡＴＩＯＮＪ （ＰＲＯ
ＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＴＥＮＴＨＩＮＴＥ
ＲＮＡＴＩＯＮＡＬ Ｃ０ＮＦＥＲＥＮＣＥ ＯＮ
ＣＨＥＭＩＣＡＬ ＶＡＰＯＲＤＥＰＯ５ＩＴＩ
ＯＮ １９８７． Ｐｒｏｃｅｅｄｉｎ＠ Ｖｏｌ、８
７−８． ＰＰ、３７９−３８８＞にある様に、選択的
に開孔された５ｉｆ２膜を形成した単結晶ｓｉ基板上へ
と、５ｉＨｘＣ１２−ＨＣｊ！−Ｈ５（’）常圧ＣＶＤ
あルイハ減ｆｆＣＶＤ法により、常圧の場合９５０℃乃
至１０５０℃、減圧の場合８５０℃乃至９５０℃の基板
温度で、露出しているＳｌ基板面上のみに単結晶Ｓｉ膜
を成長きせる！！択的エピタキシャル成長（Ｓｅｌｅｃ
ｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒ。
ｗｔｈ ：以下５ＥＧ）法が考えられている。
この塩素系ガスを用いたＳＥＧ法は、ンラン系ガスの熱
分解による露出している基板面上への単結晶Ｓｉ膜及び
ＳｆＯｇｌＩ上への多結晶Ｓｉ膜の堆積と、これら形成
されるＳｉ膜に対するＨＣｆｆｉによるエツチングとを
同時に起こし、エツブング速度が単結晶Ｓｉ膜よりも多
結晶Ｓｉｌ！ｌの方が大きいことを利用して、５ｉｏｖ
Ｘ上へのＳｉ膜の堆積をなくするものである。
分解による露出している基板面上への単結晶Ｓｉ膜及び
ＳｆＯｇｌＩ上への多結晶Ｓｉ膜の堆積と、これら形成
されるＳｉ膜に対するＨＣｆｆｉによるエツチングとを
同時に起こし、エツブング速度が単結晶Ｓｉ膜よりも多
結晶Ｓｉｌ！ｌの方が大きいことを利用して、５ｉｏｖ
Ｘ上へのＳｉ膜の堆積をなくするものである。
ハ） 発明が解決しようとする課題
しかし、上述の塩素系ガスを用いたＳＥＧ法では、エッ
チャントと考えられるＣＩ！ラジカルが、５ｉ−ｓｔポ
ンドあるいは５ｉ−０ポンドを攻撃し切断することでエ
ツチングがなされ、このエツチングにより、堆積した中
、結晶Ｓｉ膜表面及び多結晶Ｓｌ膜表面付近には多数の
欠陥が発生してしまう、また、このＳＥＧ法で形成した
Ｓｉ膜上に更にａ−８ｉ膜を堆積させて、このａ−８１
膜を固相エピタキシャル成長させる場合には、ａ−５ｉ
膜中に残留するＣＰ原子が混入して結晶化が阻害される
ことになる。そして、横方向の成長距離が短くなり、結
果として大面積のＳｏｌ構造の基板が得られないことに
なる。
チャントと考えられるＣＩ！ラジカルが、５ｉ−ｓｔポ
ンドあるいは５ｉ−０ポンドを攻撃し切断することでエ
ツチングがなされ、このエツチングにより、堆積した中
、結晶Ｓｉ膜表面及び多結晶Ｓｌ膜表面付近には多数の
欠陥が発生してしまう、また、このＳＥＧ法で形成した
Ｓｉ膜上に更にａ−８ｉ膜を堆積させて、このａ−８１
膜を固相エピタキシャル成長させる場合には、ａ−５ｉ
膜中に残留するＣＰ原子が混入して結晶化が阻害される
ことになる。そして、横方向の成長距離が短くなり、結
果として大面積のＳｏｌ構造の基板が得られないことに
なる。
更にまた、ＣＶＤ装置（特に減圧ＣＶＤ装置）の寿命も
短くなってしまう。
短くなってしまう。
本発明は斯様な点に鑑みて為されたもので、塩素ガスを
用いずに、露出している単結晶Ｓｔ基板上へのみに単結
晶Ｓｉ膜をエピタキシャル成長させるＳＥＧ法を提供す
るものである。
用いずに、露出している単結晶Ｓｔ基板上へのみに単結
晶Ｓｉ膜をエピタキシャル成長させるＳＥＧ法を提供す
るものである。
二） 課題を解決するための手段
本発明は、単結晶Ｓｉ基台上に絶縁膜を形成し、前記単
結晶Ｓｉ基台表面を露出させる開孔部を前記絶縁膜に形
成し、該絶縁膜に形成された開孔部において露出してい
る前記単結晶Ｓｉ基台部分にのみ単結晶Ｓｉ膜をＳｉＨ
４の熱分解による減圧気相成長により選択的にエピタキ
シャル成長きせる選択的エピタキシャル成長方法であっ
て、基板温度を横軸に、ＳｉＨ＊ガス分圧を縦軸にとっ
た場合の、基板温度８９０℃、５ｉ）ｉ４ガス分圧Ｏｍ
Ｔｏｒｒの点と、基板温度９５０℃、ＳｉＨｍガス分圧
２０ｍＴｏｒｒの点の２点を通る線を境界線とし、該境
界線から温度の高い側の範囲の基板温度と５１ｇ４ガス
分圧でＳｉＨ４の熱分解による減圧気相成長を行うもの
である。
結晶Ｓｉ基台表面を露出させる開孔部を前記絶縁膜に形
成し、該絶縁膜に形成された開孔部において露出してい
る前記単結晶Ｓｉ基台部分にのみ単結晶Ｓｉ膜をＳｉＨ
４の熱分解による減圧気相成長により選択的にエピタキ
シャル成長きせる選択的エピタキシャル成長方法であっ
て、基板温度を横軸に、ＳｉＨ＊ガス分圧を縦軸にとっ
た場合の、基板温度８９０℃、５ｉ）ｉ４ガス分圧Ｏｍ
Ｔｏｒｒの点と、基板温度９５０℃、ＳｉＨｍガス分圧
２０ｍＴｏｒｒの点の２点を通る線を境界線とし、該境
界線から温度の高い側の範囲の基板温度と５１ｇ４ガス
分圧でＳｉＨ４の熱分解による減圧気相成長を行うもの
である。
ホ）作用
もともと、絶縁膜である５ｈｏ２表面は、単結晶８１表
面に比べて、Ｓｔのダングリングボンドが少ないため、
反応中の表面吸着種（Ｓｉ）が結合するキンクサイトの
数が少なく、５ｉ膜２表面上には結晶Ｓｉの核が発生し
にくい、そこで、基台温度を十分高くすると、表面吸着
種の表面泳動が激しくなり、表面吸着種のキンクサイト
への吸着がされにくくなる。また、５（Ｈ４ガス分圧を
十分高い真空度にすることで、表面泳動中の表面吸！１
種がキングサイトに吸着する前に排気される可能性が高
くなる。
面に比べて、Ｓｔのダングリングボンドが少ないため、
反応中の表面吸着種（Ｓｉ）が結合するキンクサイトの
数が少なく、５ｉ膜２表面上には結晶Ｓｉの核が発生し
にくい、そこで、基台温度を十分高くすると、表面吸着
種の表面泳動が激しくなり、表面吸着種のキンクサイト
への吸着がされにくくなる。また、５（Ｈ４ガス分圧を
十分高い真空度にすることで、表面泳動中の表面吸！１
種がキングサイトに吸着する前に排気される可能性が高
くなる。
而して、基台温度とＳｉＨ４ガス分圧を上述の如き範囲
内にすることにより、絶縁膜上にはＳｉ膜が成長せず、
開孔部から露出している単結晶Ｓｔ基台上のみに単結晶
Ｓｉ膜がエピタキシャル成長される。
内にすることにより、絶縁膜上にはＳｉ膜が成長せず、
開孔部から露出している単結晶Ｓｔ基台上のみに単結晶
Ｓｉ膜がエピタキシャル成長される。
へ） 実施例
第１図Ａ乃至Ｇは本発明一実施例の概略工程図を示す０
本実施例では単結晶Ｓｉ基台として、単結晶５１基板を
用いているが、基板上に形成された単結晶Ｓ（膜を用い
ても良い。
本実施例では単結晶Ｓｉ基台として、単結晶５１基板を
用いているが、基板上に形成された単結晶Ｓ（膜を用い
ても良い。
（１）は（１００）面を主面とする単結晶８１基台とし
ての単結晶８１基板で、その表面に絶縁膜として膜厚Ｉ
Ｎ４程の５ｉｆｔ膜（２）を熱間変化により形成する（
第１図Ａ）、そしと、この５１０２膜（２）を、公知の
技術であるフォトリングラフィ技術により、シードとし
てのＳｉ基板表面を露出させる開孔部（２ａ）を選択的
に形成する（第１図Ｂ）。
ての単結晶８１基板で、その表面に絶縁膜として膜厚Ｉ
Ｎ４程の５ｉｆｔ膜（２）を熱間変化により形成する（
第１図Ａ）、そしと、この５１０２膜（２）を、公知の
技術であるフォトリングラフィ技術により、シードとし
てのＳｉ基板表面を露出させる開孔部（２ａ）を選択的
に形成する（第１図Ｂ）。
次に、このパターン形成された５Ｉ０２膜（２）を有す
る基板を、Ｉ Ｘ １０−＠ｔａＴｏｒｒ以下の真空中
で赤外線ランプにより９４０℃まで昇温加熱し、温度を
一定とした後、流量１５０ｃｃ／＋＋ ｉｎでＡｒガス
を導入して、Ａｒ圧力６５ｍＴｏｒｒにしてＡｒスパッ
タを行い、基板表面のクリーニングを５分間行う（第１
図Ｃ）、このとき、例えばＲＦ周波数は１３．５６ＭＨ
２１出力５０Ｗで、基板には−ｔｏｏｖの直流バイアス
を印加しておく。
る基板を、Ｉ Ｘ １０−＠ｔａＴｏｒｒ以下の真空中
で赤外線ランプにより９４０℃まで昇温加熱し、温度を
一定とした後、流量１５０ｃｃ／＋＋ ｉｎでＡｒガス
を導入して、Ａｒ圧力６５ｍＴｏｒｒにしてＡｒスパッ
タを行い、基板表面のクリーニングを５分間行う（第１
図Ｃ）、このとき、例えばＲＦ周波数は１３．５６ＭＨ
２１出力５０Ｗで、基板には−ｔｏｏｖの直流バイアス
を印加しておく。
表面のクリーニングが終ったら、基板温度を９４０°Ｃ
に保ったまま、Ａｒガスの供給を止め、ＲＦと直流バイ
アスを切って、５ｉＨｎガスを流量４ ｓｃｃｍ圧力（
分圧＞１３ｍＴｏｒｒで供給し、開孔部（２８）から露
出しているＳｌ基板表面（シード部（１ａ））上にのみ
、単結晶Ｓ（膜（３）を選択的にエピタキシャル成長さ
せる。この単結晶Ｓｉ膜（３）は、５ｉ０２膜（２）と
同じ膜厚まで成長させる（第１図Ｄ）。
に保ったまま、Ａｒガスの供給を止め、ＲＦと直流バイ
アスを切って、５ｉＨｎガスを流量４ ｓｃｃｍ圧力（
分圧＞１３ｍＴｏｒｒで供給し、開孔部（２８）から露
出しているＳｌ基板表面（シード部（１ａ））上にのみ
、単結晶Ｓ（膜（３）を選択的にエピタキシャル成長さ
せる。この単結晶Ｓｉ膜（３）は、５ｉ０２膜（２）と
同じ膜厚まで成長させる（第１図Ｄ）。
統いて、選択的エピタキシャル成長を行った気相成長装
置の反応室内に設置したまま、ＳｉＨ４ガスの供給を止
め、Ｉ Ｘ １０１ｍＴｏｒｒ以下の真空中で、基板温
度を５５０℃まで低下させた後、再びＡｒガスを流ｔ５
００ｃｃ／ｍ１ｌｌ、 Ａ ｒ分圧２００ｍＴｏｒｒに
供給して、１３．５６ＭＨｚのＲＦを出カフ０Ｗで印加
し、基板に一６０Ｖの直流バイアスを掛けてＡｒスパッ
タによる基板表面のクリーニングを１０分間行う（第１
図Ｅ）。
置の反応室内に設置したまま、ＳｉＨ４ガスの供給を止
め、Ｉ Ｘ １０１ｍＴｏｒｒ以下の真空中で、基板温
度を５５０℃まで低下させた後、再びＡｒガスを流ｔ５
００ｃｃ／ｍ１ｌｌ、 Ａ ｒ分圧２００ｍＴｏｒｒに
供給して、１３．５６ＭＨｚのＲＦを出カフ０Ｗで印加
し、基板に一６０Ｖの直流バイアスを掛けてＡｒスパッ
タによる基板表面のクリーニングを１０分間行う（第１
図Ｅ）。
そして、表面のクリーニングが終ったら、基板温度を５
５０℃に保った状態で、Ａｒガスの供給を停止し、ＲＦ
と直流バイアスを切ってから、反応室内に５ｆＨ４ガス
を流量２００ｓｃｃｍ、分圧６〈乃至７ ）Ｔｏｒｒで
供給して、基板表面上に１−８ｉ膜（４）を６０００人
（成長速度２００人７ｓｉｎ）の厚さに堆積さける（第
１図Ｆ）。
５０℃に保った状態で、Ａｒガスの供給を停止し、ＲＦ
と直流バイアスを切ってから、反応室内に５ｆＨ４ガス
を流量２００ｓｃｃｍ、分圧６〈乃至７ ）Ｔｏｒｒで
供給して、基板表面上に１−８ｉ膜（４）を６０００人
（成長速度２００人７ｓｉｎ）の厚さに堆積さける（第
１図Ｆ）。
その後、反応室内にＡｒガスを導入して残留するＳｉＨ
ａガスを排気したら、真空引きを行い、室温まで基板温
度を下げる。そして、アニール装置を用いて、大気圧Ｎ
堂雰囲気中で６００℃の温度での１２時間のアニール処
理により、５ｉ−８ｉ膜（４）の固相エピタキシャル成
長を行い、該ａ−５ｉ ＩＮ（４＞を単結晶化させた単
結晶Ｓｉ膜（４′）を得るく第１ｍＧ）。
ａガスを排気したら、真空引きを行い、室温まで基板温
度を下げる。そして、アニール装置を用いて、大気圧Ｎ
堂雰囲気中で６００℃の温度での１２時間のアニール処
理により、５ｉ−８ｉ膜（４）の固相エピタキシャル成
長を行い、該ａ−５ｉ ＩＮ（４＞を単結晶化させた単
結晶Ｓｉ膜（４′）を得るく第１ｍＧ）。
さて、第１図りに示す工程においてＳＥＧが行われるわ
けだが、ａ−８１膜（４）を堆積きせる単結晶Ｓｉ膜（
３）表面に欠陥が多いと、ａ−５１膜のアニールを始め
てから同相成長が起こるまでの遅れ時間が長くなり、＊
−９ｉ膜の横方向のエピタキシャル成長距離は短くなっ
てしまう、また、５ｉｆｔ膜（２）上に多結晶Ｓ（の核
が発生すると、エピタキシャル成長を阻止する多結晶核
が早く発生するので、やはりａ−８ｉ膜の横方向のエピ
タキシャル成長距離は短くなる。従って、第１図りの工
程では良好にＳＥＧを行う必要がある。
けだが、ａ−８１膜（４）を堆積きせる単結晶Ｓｉ膜（
３）表面に欠陥が多いと、ａ−５１膜のアニールを始め
てから同相成長が起こるまでの遅れ時間が長くなり、＊
−９ｉ膜の横方向のエピタキシャル成長距離は短くなっ
てしまう、また、５ｉｆｔ膜（２）上に多結晶Ｓ（の核
が発生すると、エピタキシャル成長を阻止する多結晶核
が早く発生するので、やはりａ−８ｉ膜の横方向のエピ
タキシャル成長距離は短くなる。従って、第１図りの工
程では良好にＳＥＧを行う必要がある。
第２図はＳＥＧが起きるときと起きないときの基板温度
とＳｉＨ４ガス分圧の関係を示す図である。白丸は、Ｓ
＋基板上にのみＲＬｖＪ晶Ｓｉ模がエピタキシャル成長
し、５ｉＯｚ膜上にはＳｉ膜が堆積しない場合（即ちＳ
ＥＧが起きる〉を示し、黒丸は５１基板上に東結晶Ｓｉ
膜がエピタキシャル成長し、５ｉＯｚ膜上にもＳ（膜が
堆積する場合く即ちＳＥＧが起きない）を示している。
とＳｉＨ４ガス分圧の関係を示す図である。白丸は、Ｓ
＋基板上にのみＲＬｖＪ晶Ｓｉ模がエピタキシャル成長
し、５ｉＯｚ膜上にはＳｉ膜が堆積しない場合（即ちＳ
ＥＧが起きる〉を示し、黒丸は５１基板上に東結晶Ｓｉ
膜がエピタキシャル成長し、５ｉＯｚ膜上にもＳ（膜が
堆積する場合く即ちＳＥＧが起きない）を示している。
第２図から明らかな如く、基台温度を横軸に、Ｓ ｉ
Ｈａガス分圧をｔ＃軸にとり、基板温度８９０℃、Ｓｉ
Ｈ４ガス分圧Ｏ１！Ｔｏｒｒの点ａと、基板温度９５０
℃、ＳｉＨ４ガス分圧２０ｍＴｏｒｒの点すの２点を通
る線を境界線とし、この境界線から温度の高い側の範囲
の基板温度とＳｉＨ４ガス分圧に設定して減圧気相成長
させたときにのみＳＥＧが実現される。
Ｈａガス分圧をｔ＃軸にとり、基板温度８９０℃、Ｓｉ
Ｈ４ガス分圧Ｏ１！Ｔｏｒｒの点ａと、基板温度９５０
℃、ＳｉＨ４ガス分圧２０ｍＴｏｒｒの点すの２点を通
る線を境界線とし、この境界線から温度の高い側の範囲
の基板温度とＳｉＨ４ガス分圧に設定して減圧気相成長
させたときにのみＳＥＧが実現される。
これは、基台温度を十分高くすると、表面吸着種の表面
泳動が激しくなり、表面吸着種のキンク−サイトへの吸
着がきれにくくなり、また、ＳｉＨ４ガス分圧を十分高
い真空度にすることで、表面泳動中の表面吸着種がキン
グサイトに吸着する前に排気される可能性が高くなる。
泳動が激しくなり、表面吸着種のキンク−サイトへの吸
着がきれにくくなり、また、ＳｉＨ４ガス分圧を十分高
い真空度にすることで、表面泳動中の表面吸着種がキン
グサイトに吸着する前に排気される可能性が高くなる。
而して、基台温度とＳｉＨ＜ガス分圧を第２図に斜線で
示す範囲に設定することにより、Ｓｈ。
示す範囲に設定することにより、Ｓｈ。
２膜上にはＳｉ膜は堆積せずに単結晶Ｓｉ基板−ヒにの
みのＳｉ膜の堆積がされ、即ちＳＥＧが行われる。
みのＳｉ膜の堆積がされ、即ちＳＥＧが行われる。
ト） 発明の効果
本発明は以上の説明から明らかな如く、基板温度５ｉＨ
ｈガス分圧を制御することで、塩素ガスを用いずにＳＥ
Ｇを行うことができる。従って、固相エピタキシャル成
長させるためのシードとなる単結晶Ｓｉ膜に欠陥が発生
するのを抑制し、またａ−５ｉ膜中に不純物が混入する
機会を減らすことができる。その結果、ａ−５ｌ膜を同
相エピタキシャル成長させるときに、横方向への成長距
離を伸ばすことができ：大面積のＳＯＩ構造の基板を提
供することが可能となる。
ｈガス分圧を制御することで、塩素ガスを用いずにＳＥ
Ｇを行うことができる。従って、固相エピタキシャル成
長させるためのシードとなる単結晶Ｓｉ膜に欠陥が発生
するのを抑制し、またａ−５ｉ膜中に不純物が混入する
機会を減らすことができる。その結果、ａ−５ｌ膜を同
相エピタキシャル成長させるときに、横方向への成長距
離を伸ばすことができ：大面積のＳＯＩ構造の基板を提
供することが可能となる。
また、塩素ガスを用いないので減圧ＣＶＤ装置等の成長
装置の寿命を長くすることに寄与きれる。
装置の寿命を長くすることに寄与きれる。
第１図Ａ乃至Ｇは本発明一実施例の工程説明図、第２図
はＳＥＧを実現するための条件を示１図である。 （１）・・・単結晶Ｓｉ基板、（ｌａ）・・・シード、
（２）・・・５ｉ０２膜（絶縁膜）、（２ａ）・・・開
孔部、（３〉・・・単結晶Ｓ目Ｌ（４）・・・ａ−Ｓｌ
膜、（４′）・・・単結晶Ｓ（膜。 第１図
はＳＥＧを実現するための条件を示１図である。 （１）・・・単結晶Ｓｉ基板、（ｌａ）・・・シード、
（２）・・・５ｉ０２膜（絶縁膜）、（２ａ）・・・開
孔部、（３〉・・・単結晶Ｓ目Ｌ（４）・・・ａ−Ｓｌ
膜、（４′）・・・単結晶Ｓ（膜。 第１図
Claims (1)
- 【特許請求の範囲】 １）単結晶Ｓｉ基台上に絶縁膜を形成し、前記単結晶Ｓ
ｉ基台表面を露出させる開孔部を前記絶縁膜に形成し、
該絶縁膜に形成された開孔部において露出している前記
単結晶Ｓｉ基台部分にのみ単結晶Ｓｉ膜をＳｉＨ＿４の
熱分解による減圧気相成長により選択的にエピタキシャ
ル成長させる選択的エピタキシャル成長方法において、 基台温度を横軸に、ＳｉＨ＿４ガス分圧を縦軸にとった
場合の、基板温度８９０℃、ＳｉＨ＿４ガス分圧０ｍＴ
ｏｒｒの点と、基板温度９５０℃、ＳｉＨ＿４ガス分圧
２０ｍＴｏｒｒの点の２点を通る線を境界線とし、該境
界線から温度の高い側の範囲の基板温度とＳｉＨ＿４ガ
ス分圧でＳｉＨ＿４の熱分解による減圧気相成長を行う
ことを特徴とする選択的エピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261831A JP2647927B2 (ja) | 1988-10-17 | 1988-10-17 | 選択的エピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261831A JP2647927B2 (ja) | 1988-10-17 | 1988-10-17 | 選択的エピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106922A true JPH02106922A (ja) | 1990-04-19 |
| JP2647927B2 JP2647927B2 (ja) | 1997-08-27 |
Family
ID=17367343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261831A Expired - Fee Related JP2647927B2 (ja) | 1988-10-17 | 1988-10-17 | 選択的エピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647927B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474415A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | シリコンの選択エピタキシヤル成長方法 |
| US5221412A (en) * | 1989-09-26 | 1993-06-22 | Toagosei Chemical Industry Co., Ltd. | Vapor-phase epitaxial growth process by a hydrogen pretreatment step followed by decomposition of disilane to form monocrystalline Si film |
| US5441012A (en) * | 1990-09-21 | 1995-08-15 | Anelva Corporation | Thin film deposition method for wafer |
| US6319782B1 (en) | 1998-09-10 | 2001-11-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1988
- 1988-10-17 JP JP63261831A patent/JP2647927B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221412A (en) * | 1989-09-26 | 1993-06-22 | Toagosei Chemical Industry Co., Ltd. | Vapor-phase epitaxial growth process by a hydrogen pretreatment step followed by decomposition of disilane to form monocrystalline Si film |
| JPH0474415A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | シリコンの選択エピタキシヤル成長方法 |
| US5441012A (en) * | 1990-09-21 | 1995-08-15 | Anelva Corporation | Thin film deposition method for wafer |
| US6319782B1 (en) | 1998-09-10 | 2001-11-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6906382B2 (en) | 1998-09-10 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2647927B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037774A (en) | Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon | |
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP2647927B2 (ja) | 選択的エピタキシャル成長方法 | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0258217A (ja) | 金属膜の形成方法 | |
| JP2961188B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2755653B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0216720A (ja) | 固相エピタキシヤル成長方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP3541332B2 (ja) | 半導体装置の製造方法 | |
| JP3112796B2 (ja) | 化学気相成長方法 | |
| JPH01152719A (ja) | Ｓｏｉ構造の形成方法 | |
| JP3968222B2 (ja) | 半導体薄膜の形成方法 | |
| JPH05217889A (ja) | 半導体装置の製造方法 | |
| JPH0758692B2 (ja) | 半導体装置の製造方法 | |
| JPH05259103A (ja) | 配線用金属形成での前処理方法 | |
| JPH05234886A (ja) | 半導体装置の製造方法 | |
| JPH02208920A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH03101121A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH01125955A (ja) | 半導体装置の配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |