JPH02106937A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02106937A JPH02106937A JP63260962A JP26096288A JPH02106937A JP H02106937 A JPH02106937 A JP H02106937A JP 63260962 A JP63260962 A JP 63260962A JP 26096288 A JP26096288 A JP 26096288A JP H02106937 A JPH02106937 A JP H02106937A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- type
- external base
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔（既 要〕
５ｉＧｅ層から成るベースを有するヘテロバイポーラト
ランジスタ（ＩＩＢＴ）に関し。
ランジスタ（ＩＩＢＴ）に関し。
低抵抗の外部ベースを有するヘテロバイポーラトランジ
スタを高歩留りで製造可能４とすることを目的とし Ｓｔ基板（１０）の一表面上の所定領域に形成された５
ｉＧｅ層（１５）から成るベース領域と、該基板表面に
設けられ且つ該ベース領域の周辺部下面に接続された外
部ベース（１４）とを有するように構成する。
スタを高歩留りで製造可能４とすることを目的とし Ｓｔ基板（１０）の一表面上の所定領域に形成された５
ｉＧｅ層（１５）から成るベース領域と、該基板表面に
設けられ且つ該ベース領域の周辺部下面に接続された外
部ベース（１４）とを有するように構成する。
本発明は、シリコン・ゲルマニウム（ＳｉＧｅ）から成
るベース層を有するヘテロバイポーラトランジスタ（Ｈ
ＢＴ）に関する。
るベース層を有するヘテロバイポーラトランジスタ（Ｈ
ＢＴ）に関する。
ヘテロバイポーラトランジスタは、ベース不純物濃度を
エミッタ不純物濃度より高くしても高電流増幅率（ｈ、
）を得ることができるとともに、へ−大抵抗を低減でき
るために高速動作が可能であるという特徴を有する。
エミッタ不純物濃度より高くしても高電流増幅率（ｈ、
）を得ることができるとともに、へ−大抵抗を低減でき
るために高速動作が可能であるという特徴を有する。
最近、シリコン（Ｓｉ）基板上にエピタキシャル成長さ
せた５ｉＧｅ層をベースとするヘテロバイポーラトラン
ジスタが提案された。（Ｓ、 Ｓ、↑Ｖｅｒ＋ ｅｔａ
ｌ、、； ＩＥＤＭ Ｔｅｃｈ、 Ｄｉｇ、ｌｐｐ、３
２５−３５４．１９８７）この構成によれば、確立され
たシリコン集積回路技術を基礎としてヘテロバイポーラ
トランジスタを製造可能であり、ヘテロバイポーラトラ
ンジスタの実用化を促進するものとして期待されている
。
せた５ｉＧｅ層をベースとするヘテロバイポーラトラン
ジスタが提案された。（Ｓ、 Ｓ、↑Ｖｅｒ＋ ｅｔａ
ｌ、、； ＩＥＤＭ Ｔｅｃｈ、 Ｄｉｇ、ｌｐｐ、３
２５−３５４．１９８７）この構成によれば、確立され
たシリコン集積回路技術を基礎としてヘテロバイポーラ
トランジスタを製造可能であり、ヘテロバイポーラトラ
ンジスタの実用化を促進するものとして期待されている
。
上記へテロバイポーラトランジスタ（ＨＢＴ”）の概要
構造は第５図の断面図に示すごと＜＋ ｎ型のＳｉ基
板１をコレクタとし、この上に順次エピタキシャル成長
させたｐ型の５ｉＧｅ層２とｎ型のＳｉ層３をそれぞれ
ベースおよびエミッタとする。５ｉＧｅ層２はその一部
が外部ベース４となるようにパターンニングされている
。なお１図において、符号５は絶縁層、符号６および７
は絶縁層５の所定位置に設けられた開口を通じてそれぞ
れ外部ベース４および５４層３に接続された電極である
。
構造は第５図の断面図に示すごと＜＋ ｎ型のＳｉ基
板１をコレクタとし、この上に順次エピタキシャル成長
させたｐ型の５ｉＧｅ層２とｎ型のＳｉ層３をそれぞれ
ベースおよびエミッタとする。５ｉＧｅ層２はその一部
が外部ベース４となるようにパターンニングされている
。なお１図において、符号５は絶縁層、符号６および７
は絶縁層５の所定位置に設けられた開口を通じてそれぞ
れ外部ベース４および５４層３に接続された電極である
。
しかしながら、 Ｓｉ基板１上に良好な結晶性を以てエ
ピタキシャル成長可能な５ｉＧｅ層の厚さは高々４００
人である。その結果、外部ベース４はその厚さが薄く、
抵抗値が高くなる。また、外部へ−ス４が残るように数
１００人程程度５ｉＧｅ層２をエツチングする際の終点
検出が難しく、外部ベース４の厚さが変動しやすいばか
りでなく、外部ベース４すべてがエツチングされてしま
うという不良のために、高い歩留りが得られ難い等の問
題があった。
ピタキシャル成長可能な５ｉＧｅ層の厚さは高々４００
人である。その結果、外部ベース４はその厚さが薄く、
抵抗値が高くなる。また、外部へ−ス４が残るように数
１００人程程度５ｉＧｅ層２をエツチングする際の終点
検出が難しく、外部ベース４の厚さが変動しやすいばか
りでなく、外部ベース４すべてがエツチングされてしま
うという不良のために、高い歩留りが得られ難い等の問
題があった。
本発明は、上記従来の構造におけるようにベースとなる
５ｉＧｅ層によって外部ベースを構成しないことにより
、低抵抗の外部ベースを有するヘテロバイポーラトラン
ジスタを高歩留りで製造可能とすることを目的とする。
５ｉＧｅ層によって外部ベースを構成しないことにより
、低抵抗の外部ベースを有するヘテロバイポーラトラン
ジスタを高歩留りで製造可能とすることを目的とする。
上記目的は、 Ｓｉ基板（１０）の一表面上の所定領域
に形成された５ｉＧｅ層（１５）から成るベース領域と
該基板表面に設けられ且つ該ベース領域の周辺部下面に
接続された外部ベース（１４）とを有することを特徴と
する本発明に係るヘテロバイポーラトランジスタによっ
て達成される。
に形成された５ｉＧｅ層（１５）から成るベース領域と
該基板表面に設けられ且つ該ベース領域の周辺部下面に
接続された外部ベース（１４）とを有することを特徴と
する本発明に係るヘテロバイポーラトランジスタによっ
て達成される。
ベースとなる５ｒＧｅ層を形成する前に、基板表面上に
画定された所定領域内の周辺部に重なるようにして該領
域周囲に、ｐ型不純物を導入するか。
画定された所定領域内の周辺部に重なるようにして該領
域周囲に、ｐ型不純物を導入するか。
あるいは、ｐ型不純物をドープした多結晶シリコン層を
堆積して成る外部ベースを形成しておき。
堆積して成る外部ベースを形成しておき。
そののち５ｉＧｅ層およびエミッタを構成するＳｉ層を
成長する。そして、前記所定領域内にのみ５ｉＧｅ層お
よびＳｉ層が残るようにパターンニングする。この構造
によれば、外部ベースの厚さはベースとなる５ｉＧｅ層
の厚さとは独立に制御可能となる。その結果、外部ベー
スの抵抗値が低減可能となり、したがって、 ５ｉＧｅ
層をベースとするＨＢＴの動作速度を向上できる。また
８外部ベースの形成のためのエツチングにおける終点検
出が確実に行われ、該１１８Ｔの製造歩留りを向上でき
る。
成長する。そして、前記所定領域内にのみ５ｉＧｅ層お
よびＳｉ層が残るようにパターンニングする。この構造
によれば、外部ベースの厚さはベースとなる５ｉＧｅ層
の厚さとは独立に制御可能となる。その結果、外部ベー
スの抵抗値が低減可能となり、したがって、 ５ｉＧｅ
層をベースとするＨＢＴの動作速度を向上できる。また
８外部ベースの形成のためのエツチングにおける終点検
出が確実に行われ、該１１８Ｔの製造歩留りを向上でき
る。
以下本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例を示す要部断面図であって、
Ｓｉ基板１０には分離絶縁層１１が形成されており１
分離絶縁層１１によって画定される所定領域に、コレク
タコンタクトとなるｎ゛埋込層１２とコレクタとなるｎ
型Ｓｉ層１３が形成されている。Ｓｔ層１３の所定領域
には、熱拡散あるいはイオン注入によってｐ型不純物が
導入された外部ベース１４が形成されている。そして、
３１層１３上には、その周辺部が外部ベース１４と重な
るようにして、ベースとなるｐ型の５ｉＧｅ層１５が形
成されており、さらに５ｉＧｅ層１５上には、エミッタ
となるｎ型のＳｉ層１６が形成されている。なお、 ５
ｉＧｅ層１５およびＳｔ層１６の厚さは、それぞれ、約
４００人および約３０００人である。
Ｓｉ基板１０には分離絶縁層１１が形成されており１
分離絶縁層１１によって画定される所定領域に、コレク
タコンタクトとなるｎ゛埋込層１２とコレクタとなるｎ
型Ｓｉ層１３が形成されている。Ｓｔ層１３の所定領域
には、熱拡散あるいはイオン注入によってｐ型不純物が
導入された外部ベース１４が形成されている。そして、
３１層１３上には、その周辺部が外部ベース１４と重な
るようにして、ベースとなるｐ型の５ｉＧｅ層１５が形
成されており、さらに５ｉＧｅ層１５上には、エミッタ
となるｎ型のＳｉ層１６が形成されている。なお、 ５
ｉＧｅ層１５およびＳｔ層１６の厚さは、それぞれ、約
４００人および約３０００人である。
また、外部ベース１４におけるｐ型不純物濃度は。
例えばｌＸｌ０１４原子／ＣＩＩ＋２である。
Ｓｉ基板１０上の全面には１例えばＳｉＯ□から成る眉
間絶縁層１７が形成されており、眉間絶縁層１７の所定
位置に設けられた開口からそれぞれＳｉ層１３．外部ベ
ース１４．およびＳｉ層１６に接続する金属電極１８が
形成されて、ヘテロバイポーラトランジスタが構成され
ている。
間絶縁層１７が形成されており、眉間絶縁層１７の所定
位置に設けられた開口からそれぞれＳｉ層１３．外部ベ
ース１４．およびＳｉ層１６に接続する金属電極１８が
形成されて、ヘテロバイポーラトランジスタが構成され
ている。
上記本発明の構造によれば、外部ベース１４の抵抗値は
、 ５ｉＧｅ層１５の厚さとは無関係に、ｐ型不純物が
導入された領域の寸法および不純物濃度によって決る。
、 ５ｉＧｅ層１５の厚さとは無関係に、ｐ型不純物が
導入された領域の寸法および不純物濃度によって決る。
したがって、第５図に示す従来の構造における外部ベー
ス４の抵抗値に比べて低減可能である。また、外部ベー
スとして５ｉＧｅ層１５を残す必要がないので、 ５ｉ
Ｇｅ層１５およびＳｉ層１６のパターンニングするため
のエツチングにおける終点検出は、外部ベース１４が表
出することにより確実かつ容易に行える。さらに、外部
ベース１４を構成する不純物拡散層の深さを数１０００
人程度Ｃｅ御することは容易であり、上記エツチング工
程において外部ベース１４の表面が多少エツチングされ
ても外部ベース抵抗値に対して実質的な支障は生じない
。
ス４の抵抗値に比べて低減可能である。また、外部ベー
スとして５ｉＧｅ層１５を残す必要がないので、 ５ｉ
Ｇｅ層１５およびＳｉ層１６のパターンニングするため
のエツチングにおける終点検出は、外部ベース１４が表
出することにより確実かつ容易に行える。さらに、外部
ベース１４を構成する不純物拡散層の深さを数１０００
人程度Ｃｅ御することは容易であり、上記エツチング工
程において外部ベース１４の表面が多少エツチングされ
ても外部ベース抵抗値に対して実質的な支障は生じない
。
第２図は、第１図に示す本発明の構造のへテロバイポー
ラトランジスタ（Ｉ（ＢＴ）の製造工程の要部を説明す
るための断面図である。
ラトランジスタ（Ｉ（ＢＴ）の製造工程の要部を説明す
るための断面図である。
第２図（ａ）を参照して２図示されていないが、Ｓｉ基
板１０には前記分離絶縁層１１． ｎ”埋込層１２．
ｎ型の８１層１３が形成されている。外部ベース１４に
対応する開口２１を有するレジスト層２０をＳｉ基Ｆｉ
ｌＯ上に形成し、レジスト層２０をマスクとしてＳｉ基
板１０に１例えば硼素（Ｂ）をイオン注入する。このイ
オン注入条件の例は、イオン加速エネルギー３０ＫｅＶ
。
板１０には前記分離絶縁層１１． ｎ”埋込層１２．
ｎ型の８１層１３が形成されている。外部ベース１４に
対応する開口２１を有するレジスト層２０をＳｉ基Ｆｉ
ｌＯ上に形成し、レジスト層２０をマスクとしてＳｉ基
板１０に１例えば硼素（Ｂ）をイオン注入する。このイ
オン注入条件の例は、イオン加速エネルギー３０ＫｅＶ
。
ドーズ量ｌＸｌ０”原子／ｃＩＩ＋２である。これによ
り。
り。
ｐ型不純物領域２２が形成される。なお、上記レジスト
層２０の代わりにＳｉＯ□膜から成るマスクを設けたの
ち、 Ｓｉ基板１０全面にＢＳＧ （硼珪酸ガラス）膜
を設け、熱処理してＢＳＧ中の硼素をＳｉ基板１ｏに選
択拡散させることにより外部ベース１４を形成してもよ
い。
層２０の代わりにＳｉＯ□膜から成るマスクを設けたの
ち、 Ｓｉ基板１０全面にＢＳＧ （硼珪酸ガラス）膜
を設け、熱処理してＢＳＧ中の硼素をＳｉ基板１ｏに選
択拡散させることにより外部ベース１４を形成してもよ
い。
上記ののち、レジスト１２０を除去し、さらに。
Ｓｉ基板ｌＯをＮ２ガス雰囲気中、９００℃で３０分間
アニールする。これによりイオン注入された硼素（Ｂ）
が活性化され、ｐ型不純物領域２２は前記外部ベース１
４となる。次いで、 Ｓｉ基板１０を１例えば赤外線ラ
ンプ加熱法を用いるラピッドサーマルエピタキシャル成
長装置内に設置し、このエピタキシャル成長装置内に成
長原料ガスとしてＳｉＨ４とＧｅＨ，およびドーピング
原料ガスとしてＢ２Ｈ６をそれぞれ導入してＳｔ基板ｌ
Ｏ上に厚さ約４００人のｐ型５ｉＧｅ層１５をエピタキ
シャル成長させる。５ｉＧｅ層Ｉ５におけるｐ型不純物
濃度は７Ｘ１０”原子／ｃ１１２程度とする。この場合
、 ５ｉＧｅｊｉ１５における組成比は、ヘテロバイポ
ーラトランジスタの電流増幅率の設計値にもとづいて１
例えばＳｉ：Ｇｅ・８：２に決められる。次いで、成長
原料ガスＳｉＨ４とドーピング原料ガスとしてのＡ ｓ
！＋ ３を導入し、 ５ｉＧｅ層１５上に厚さ約３０
００人のｎ型Ｓｉ層１６をエピタキシャル成長させる。
アニールする。これによりイオン注入された硼素（Ｂ）
が活性化され、ｐ型不純物領域２２は前記外部ベース１
４となる。次いで、 Ｓｉ基板１０を１例えば赤外線ラ
ンプ加熱法を用いるラピッドサーマルエピタキシャル成
長装置内に設置し、このエピタキシャル成長装置内に成
長原料ガスとしてＳｉＨ４とＧｅＨ，およびドーピング
原料ガスとしてＢ２Ｈ６をそれぞれ導入してＳｔ基板ｌ
Ｏ上に厚さ約４００人のｐ型５ｉＧｅ層１５をエピタキ
シャル成長させる。５ｉＧｅ層Ｉ５におけるｐ型不純物
濃度は７Ｘ１０”原子／ｃ１１２程度とする。この場合
、 ５ｉＧｅｊｉ１５における組成比は、ヘテロバイポ
ーラトランジスタの電流増幅率の設計値にもとづいて１
例えばＳｉ：Ｇｅ・８：２に決められる。次いで、成長
原料ガスＳｉＨ４とドーピング原料ガスとしてのＡ ｓ
！＋ ３を導入し、 ５ｉＧｅ層１５上に厚さ約３０
００人のｎ型Ｓｉ層１６をエピタキシャル成長させる。
５ｉｉ１６におけるｎ型不純物濃度はｌＸｌ０”原子／
ｃ１１１２程度とする。この状態を第２図（ｂｌに示す
。なお、上記における５ｉＧｅ層１５およびＳｉ層１Ｇ
の成長は、 ＭＢＥ等の気相成長方法を用い得ることは
言うまでもない。
ｃ１１１２程度とする。この状態を第２図（ｂｌに示す
。なお、上記における５ｉＧｅ層１５およびＳｉ層１Ｇ
の成長は、 ＭＢＥ等の気相成長方法を用い得ることは
言うまでもない。
上記ののち、第２図（Ｃ）に示すように、その周辺部が
外部ベースＩ４と重なるレジスト層２３を５ｉＮ１６上
に形成し、レジスト層２３をマスクとして、露出してい
るＳｉ層１６および５ｉＧｅ層１５を除去する。この除
去は１例えばＣ１，とＣＣｔ、の混合ガスをエツチング
剤とするＲＩＢ法により実施することができる。
外部ベースＩ４と重なるレジスト層２３を５ｉＮ１６上
に形成し、レジスト層２３をマスクとして、露出してい
るＳｉ層１６および５ｉＧｅ層１５を除去する。この除
去は１例えばＣ１，とＣＣｔ、の混合ガスをエツチング
剤とするＲＩＢ法により実施することができる。
その結果、 Ｓｉ基板ｌＯ上の所定領域にメサ状の５ｉ
Ｇｅ層１５と５ｉｊｉ１６が形成される。なお、上記Ｒ
ｆＨにおいて、メサ状の５ｉＧｅ層１５等の周囲におけ
るＳｉ基板１０が若干除去され９図示のように５ｉＧｅ
層１５の下部にＳｉ基板ｌＯがメサ状に形成された構造
となっても差支えなく、あるいは、第２図（ｄ＋に示す
ように。
Ｇｅ層１５と５ｉｊｉ１６が形成される。なお、上記Ｒ
ｆＨにおいて、メサ状の５ｉＧｅ層１５等の周囲におけ
るＳｉ基板１０が若干除去され９図示のように５ｉＧｅ
層１５の下部にＳｉ基板ｌＯがメサ状に形成された構造
となっても差支えなく、あるいは、第２図（ｄ＋に示す
ように。
メサ状の５ｉＧｅｊｉ１５周囲に薄い５ｉＧｅ層が残っ
ても差支えない。
ても差支えない。
以後、第１図に示すような層間絶縁層１７および金属電
極１８を形成して本発明のへテロバイポーラトランジス
タが完成する。
極１８を形成して本発明のへテロバイポーラトランジス
タが完成する。
第３図は１本発明のへテロバイポーラトランジスタ（Ｈ
ＢＴ）の構造の別の実施例を示す要部断面図である。本
実施例は９周知の５ｒｃｏｓの技術を利用したものであ
って、Ｓｉ基板１０には分離絶縁層１１゜ｎ゛埋込１２
およびｎ型５ｉＮ１３が形成されている。
ＢＴ）の構造の別の実施例を示す要部断面図である。本
実施例は９周知の５ｒｃｏｓの技術を利用したものであ
って、Ｓｉ基板１０には分離絶縁層１１゜ｎ゛埋込１２
およびｎ型５ｉＮ１３が形成されている。
５ＩＣＯＳ構造のバイポーラトランジスタにおいては。
ｎ型りｔ層１３の上部には、外部ベース電極となる多結
晶シリコン層２５に接するｐ型のＳｉ層１３′が形成さ
れており、これがベースを構成するが１本発明において
は５４層１３’をｎ型とし、８１層１３と一体に形成す
る。５ｒｃｏｓ構造におけるのと同様に多結晶シリコン
層２５にはｐ型不純物がドープされており。
晶シリコン層２５に接するｐ型のＳｉ層１３′が形成さ
れており、これがベースを構成するが１本発明において
は５４層１３’をｎ型とし、８１層１３と一体に形成す
る。５ｒｃｏｓ構造におけるのと同様に多結晶シリコン
層２５にはｐ型不純物がドープされており。
その結果、Ｓｉ層Ｉ３にはこのｐ型不純物が拡散したｐ
’ｐｆｆ域２６が形成されている。
’ｐｆｆ域２６が形成されている。
多結晶シリコン層２５が形成されたＳｉｉ板ＩＯ表面に
、それぞれ前記実施例と同様の厚さおよび不純物濃度を
有するｐ型５ｉＧｅ層とｎ型Ｓｉ層を順次エビクキシャ
ル成長させたのち、これらの層を選択的にエツチングし
て１図示のように、ベースとなるｐ型５ｉＧｅ層１５と
エミッタとなるｎ型Ｓｉ層１６を形成する。ｐ型５ｉＧ
ｅ層１５はその周辺部がｐ″領域２６と接するようにパ
ターンニングされている。以後。
、それぞれ前記実施例と同様の厚さおよび不純物濃度を
有するｐ型５ｉＧｅ層とｎ型Ｓｉ層を順次エビクキシャ
ル成長させたのち、これらの層を選択的にエツチングし
て１図示のように、ベースとなるｐ型５ｉＧｅ層１５と
エミッタとなるｎ型Ｓｉ層１６を形成する。ｐ型５ｉＧ
ｅ層１５はその周辺部がｐ″領域２６と接するようにパ
ターンニングされている。以後。
前記実施例と同様に、 Ｓｉ基板ＩＯ上に層間絶縁層１
７および金属電極１８を形成して本発明の構造を有する
ヘテロバイポーラトランジスタが完成される。
７および金属電極１８を形成して本発明の構造を有する
ヘテロバイポーラトランジスタが完成される。
第４図は本発明のへテロバイポーラトランジスタ（ＩＩ
ＢＴ）の構造のさらに別の実施例を示す要部断面図であ
る。前記実施例と同様に、 Ｓｉ基板１０にはｎ°埋込
層１２．ｎ型Ｓｉ層１３および分離絶縁層１１が形成さ
れている。本実施例の構造においては９分離絶縁層１１
上１例えば多結晶シリコン層から成る外部ベース２７が
形成されている。Ｓｉ基板１０上には。
ＢＴ）の構造のさらに別の実施例を示す要部断面図であ
る。前記実施例と同様に、 Ｓｉ基板１０にはｎ°埋込
層１２．ｎ型Ｓｉ層１３および分離絶縁層１１が形成さ
れている。本実施例の構造においては９分離絶縁層１１
上１例えば多結晶シリコン層から成る外部ベース２７が
形成されている。Ｓｉ基板１０上には。
その周囲が外部ベース２７と接するようにｐ型５ｉＧｅ
層１５が、そして、 ５ｉＧｅ層１５上にはｎ型Ｓｉ層
１６が形成されている。外部ベース２７はｐ型不純物が
ドープされている。５ｉＧｅ層１５およびＳｉ層１６の
厚さおよび不純物濃度は前記実施例と同様であり、同一
マスクを用いてパターンニングされることも前記実施例
と同様である。さらに、絶縁層１７および金属電極１８
を形成して本発明の構造を有するヘテロバイポーラトラ
ンジスタが完成される。
層１５が、そして、 ５ｉＧｅ層１５上にはｎ型Ｓｉ層
１６が形成されている。外部ベース２７はｐ型不純物が
ドープされている。５ｉＧｅ層１５およびＳｉ層１６の
厚さおよび不純物濃度は前記実施例と同様であり、同一
マスクを用いてパターンニングされることも前記実施例
と同様である。さらに、絶縁層１７および金属電極１８
を形成して本発明の構造を有するヘテロバイポーラトラ
ンジスタが完成される。
本発明によれば、 ５ｉＧｅ層をベースとするヘテロバ
イポーラトランジスタにおいて外部ベース抵抗を低減で
き、動作速度を向上可能とする効果がある。さらに、外
部ベース領域にベースを構成する５ｉＧｅ層を残す必要
はな（，５ｉＧｅ層をベースの形状にパターンニングす
るだめのエツチングにおける終点検出が容易、となり、
製造歩留りを向上可能とする効果がある。
イポーラトランジスタにおいて外部ベース抵抗を低減で
き、動作速度を向上可能とする効果がある。さらに、外
部ベース領域にベースを構成する５ｉＧｅ層を残す必要
はな（，５ｉＧｅ層をベースの形状にパターンニングす
るだめのエツチングにおける終点検出が容易、となり、
製造歩留りを向上可能とする効果がある。
第１図は本発明の構造を有するＩ（ＢＴの一実施例を示
す要部断面図。 第２図は本発明の構造を有するＨＢＴの製造工程の要部
を説明するための断面図 第３図と第４図は本発明の構造を存するＩ（ＢＴのそれ
ぞれ別の実施例を示す要部断面図。 第５図は従来のＨＢＴの概要構造を示す要部断面図 である。 図において。 １０はＳｉ基板。 １１は分離絶縁層。 １２は埋込層。 １３と１６はＳｉ層 １４は外部ベース １５は５ｉＧｅ層。 １７は層間絶縁層 １８は金属電極。 ２０と２３はレジスト層。 ２１は開口。 ２２はｐ型不純物領域。 ２５は多結晶シリコン層。 ２６はｐ″領域 ２７は外部ベース 不発ＦｆＩ／）市■乏１澗するＨ改丁の製造工程の硬部
説明記第 ２ 回 イ楚采のＨＢＴ１５搗造乞示す電邦薦牟面図薯 り 図
す要部断面図。 第２図は本発明の構造を有するＨＢＴの製造工程の要部
を説明するための断面図 第３図と第４図は本発明の構造を存するＩ（ＢＴのそれ
ぞれ別の実施例を示す要部断面図。 第５図は従来のＨＢＴの概要構造を示す要部断面図 である。 図において。 １０はＳｉ基板。 １１は分離絶縁層。 １２は埋込層。 １３と１６はＳｉ層 １４は外部ベース １５は５ｉＧｅ層。 １７は層間絶縁層 １８は金属電極。 ２０と２３はレジスト層。 ２１は開口。 ２２はｐ型不純物領域。 ２５は多結晶シリコン層。 ２６はｐ″領域 ２７は外部ベース 不発ＦｆＩ／）市■乏１澗するＨ改丁の製造工程の硬部
説明記第 ２ 回 イ楚采のＨＢＴ１５搗造乞示す電邦薦牟面図薯 り 図
Claims (1)
- 【特許請求の範囲】 基板（１０）の一表面上の所定領域に形成されたシリコ
ン・ゲルマニウム層（１５）から成るベース領域と、 該基板表面に設けられ且つ該ベース領域の周辺部下面に
接続された外部ベース（１４） とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260962A JPH02106937A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260962A JPH02106937A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106937A true JPH02106937A (ja) | 1990-04-19 |
Family
ID=17355180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63260962A Pending JPH02106937A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106937A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322431A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5389803A (en) * | 1993-03-29 | 1995-02-14 | International Business Machines Corporation | High-gain Si/SiGe MIS heterojunction bipolar transistors |
| US5440152A (en) * | 1993-11-26 | 1995-08-08 | Nec Corporation | Heterojunction bipolar transistor having particular Ge distributions and gradients |
| US5523606A (en) * | 1993-10-07 | 1996-06-04 | Nec Corporation | BiCMOS semiconductor device having SiGe heterojunction and Si homo-junction transistors |
-
1988
- 1988-10-17 JP JP63260962A patent/JPH02106937A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322431A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5389803A (en) * | 1993-03-29 | 1995-02-14 | International Business Machines Corporation | High-gain Si/SiGe MIS heterojunction bipolar transistors |
| US5523606A (en) * | 1993-10-07 | 1996-06-04 | Nec Corporation | BiCMOS semiconductor device having SiGe heterojunction and Si homo-junction transistors |
| US5440152A (en) * | 1993-11-26 | 1995-08-08 | Nec Corporation | Heterojunction bipolar transistor having particular Ge distributions and gradients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPS62588B2 (ja) | ||
| JPH04264735A (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| EP0401786B1 (en) | Method of manufacturing a lateral bipolar transistor | |
| JP2672199B2 (ja) | 半導体装置の製造方法 | |
| JPH02106937A (ja) | 半導体装置 | |
| US5736447A (en) | Method for manufacturing a bipolar junction transistor having a polysilicon emitter | |
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| US5091323A (en) | Process for the fabrication of bipolar device | |
| JPS6143858B2 (ja) | ||
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0239091B2 (ja) | ||
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JP2820284B2 (ja) | 半導体装置の製造方法 | |
| JPH0474463A (ja) | 半導体装置の製造方法 | |
| EP0383712A2 (en) | Method for fabricating high performance transistors with polycrystalline silicon contacts | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 |