JPH02108095A - 液晶表示用出力回路 - Google Patents
液晶表示用出力回路Info
- Publication number
- JPH02108095A JPH02108095A JP26191888A JP26191888A JPH02108095A JP H02108095 A JPH02108095 A JP H02108095A JP 26191888 A JP26191888 A JP 26191888A JP 26191888 A JP26191888 A JP 26191888A JP H02108095 A JPH02108095 A JP H02108095A
- Authority
- JP
- Japan
- Prior art keywords
- output
- liquid crystal
- circuit
- crystal display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は１チツプマイクロコンピユータに自薦された
液晶表示用出力回路に関するものである。
液晶表示用出力回路に関するものである。
第３図は従来の液晶表示用出方回路を示す回路図である
。図におりて、（１）ｔｉ対応する液晶を点灯させるか
否かを示すレジスタ、（２）はエクスクル−シブＯＲ回
路、（４）は液晶ドライブＩ＠Ｐチャネルトランジスタ
、（５）は液晶ドライブ用Ｎチャネルトランジスタ、（
７）は出力端子−ｖｌ ｅｖ２は液晶用電源回路である
。
。図におりて、（１）ｔｉ対応する液晶を点灯させるか
否かを示すレジスタ、（２）はエクスクル−シブＯＲ回
路、（４）は液晶ドライブＩ＠Ｐチャネルトランジスタ
、（５）は液晶ドライブ用Ｎチャネルトランジスタ、（
７）は出力端子−ｖｌ ｅｖ２は液晶用電源回路である
。
次に動作ｔｃ）Ｌｎで説明する。レジスタ（１）は液晶
を点灯するか否か全決定するデータラッチであり。
を点灯するか否か全決定するデータラッチであり。
このデータ（ｅ）により出力端子（７）より出力される
波形が決定される。レジスタ（１）の内容が−１“の場
合について説明する。データｅが１“の場合信号Ｃ（液
晶表示出力用制御信号）が第２図に示す波形であるとす
ると、エックスクルーシブＯＲ出力（２）の出力ｄ＃：
を図に示すような波形となる０この丸め。
波形が決定される。レジスタ（１）の内容が−１“の場
合について説明する。データｅが１“の場合信号Ｃ（液
晶表示出力用制御信号）が第２図に示す波形であるとす
ると、エックスクルーシブＯＲ出力（２）の出力ｄ＃：
を図に示すような波形となる０この丸め。
最終的な出力端子（７）の波形は図に示すような波形と
なる。また、レジスＪ （１）のデーＪｒ８が１０“の
場合においては、信号ｄＦｉ第２図に示すように、ｅ＝
１１ｖ′の場合と逆位相となる。従って出力端子（７）
の出力信号は第２図に示すように、ｅ＝ｖ′１＃の場合
の出力端子（７）の出力信号の逆位相となる。
なる。また、レジスＪ （１）のデーＪｒ８が１０“の
場合においては、信号ｄＦｉ第２図に示すように、ｅ＝
１１ｖ′の場合と逆位相となる。従って出力端子（７）
の出力信号は第２図に示すように、ｅ＝ｖ′１＃の場合
の出力端子（７）の出力信号の逆位相となる。
ここで、液晶表示出力波形が一定期間で（第２図ではｔ
で示す）出力レベルがハイレベルからローレベルへ、す
るいはローレベルカラハイレベルに変化するのは、液晶
パネルの２対の電極に一定レベルの電圧が加わると液晶
の寿命が短くなるので、これを防ぐためのものである。
で示す）出力レベルがハイレベルからローレベルへ、す
るいはローレベルカラハイレベルに変化するのは、液晶
パネルの２対の電極に一定レベルの電圧が加わると液晶
の寿命が短くなるので、これを防ぐためのものである。
一般的に液晶表示用信号は一定期間に電圧が変化するよ
うＫなっている。
うＫなっている。
従来の液晶表示用出力回路は以上のように構成されてい
たので、使用していない液晶表示用端子であっても、常
に出力信号が変化し、このため。
たので、使用していない液晶表示用端子であっても、常
に出力信号が変化し、このため。
出力用トランジスタに貫通電流が流れ、不用な電流が消
費されるという問題点があった。
費されるという問題点があった。
この発明は上記のような問題点を解消するためＫなされ
たもので、使用していない液晶表示用回路の出力用トラ
ンジスタの貫通電流をなくし低消費電流化１図ることを
目的とするものである。
たもので、使用していない液晶表示用回路の出力用トラ
ンジスタの貫通電流をなくし低消費電流化１図ることを
目的とするものである。
との発明に係る液晶表示用出力回路は、書き換え可能な
レジスタの値により出力信号の値を一定にし、出力トラ
ンジスタに流れる貫通電流を無くすようにしたものであ
る。
レジスタの値により出力信号の値を一定にし、出力トラ
ンジスタに流れる貫通電流を無くすようにしたものであ
る。
この発明に係る液晶表示用出力回路は、書き換え可能な
レジスタの値により、出力トランジスタのゲート信号を
ロジック的に制御し、出力信号値を固定することにより
出力トランジスタに流れる貫通電流？無くすようにした
ものである。
レジスタの値により、出力トランジスタのゲート信号を
ロジック的に制御し、出力信号値を固定することにより
出力トランジスタに流れる貫通電流？無くすようにした
ものである。
以下、 コ１７）発明の一実施例を図について説明する
。第１図において、（１）は液晶全点灯するか否かを決
定するデータラッチ、（２）はエクスクル−シブＯＲ回
路、 （６）はプログラマブルレジスタ、（３）はプロ
グラマブルレジスタ（６）の出力（ｂ）トエックスクル
ーシプＯＲ回路（２）の出力を入力とする２ ＡＮＤ回
路。
。第１図において、（１）は液晶全点灯するか否かを決
定するデータラッチ、（２）はエクスクル−シブＯＲ回
路、 （６）はプログラマブルレジスタ、（３）はプロ
グラマブルレジスタ（６）の出力（ｂ）トエックスクル
ーシプＯＲ回路（２）の出力を入力とする２ ＡＮＤ回
路。
（４） 、 （５）はＡＮＤ回路（３）の２ ＡＮＤ出
カをゲート入力とスル。Ｐチャネル、Ｎチャネルトラン
ジスタ、 （７）は出力端子である。
カをゲート入力とスル。Ｐチャネル、Ｎチャネルトラン
ジスタ、 （７）は出力端子である。
次に動作について説明する。まず、プログラマブルレジ
スタ（６）の内容がＶ′″１〃の場合には、２ＡＮＤ回
路（３）の入力（１））に“１“が入力されるため、、
２ Ａ Ｎ Ｄ回路（３）の入力改と出力ａの信号は
同一波形となる。
スタ（６）の内容がＶ′″１〃の場合には、２ＡＮＤ回
路（３）の入力（１））に“１“が入力されるため、、
２ Ａ Ｎ Ｄ回路（３）の入力改と出力ａの信号は
同一波形となる。
このため、ｂ＝ゝ′１“の場合は＠３図に示す従来の出
力回路の動作と同じになる０ 次にプログラマブルレジスタ（６）の内容が“□ ＩＩ
の場合について説明する。ｂ＝１′０“の場合、２ＡＮ
Ｄ回路（３）の出力は信号ｄに関係なくゝ′０〃に固定
される。このため、Ｐチャネルトランジスタ（４）は導
通り、Ｎチャネルトランジスタ（５）は非導通となり。
力回路の動作と同じになる０ 次にプログラマブルレジスタ（６）の内容が“□ ＩＩ
の場合について説明する。ｂ＝１′０“の場合、２ＡＮ
Ｄ回路（３）の出力は信号ｄに関係なくゝ′０〃に固定
される。このため、Ｐチャネルトランジスタ（４）は導
通り、Ｎチャネルトランジスタ（５）は非導通となり。
出力端子（７）からはｖｌが出力される。このように。
ｂ；“０″の場合には出力の電位が固定され、出力電位
の変化する時点で流れるｖｌ−ｖ２間の貫通電流がなく
なる。
の変化する時点で流れるｖｌ−ｖ２間の貫通電流がなく
なる。
以上のように、この発明によれば、使用していない液晶
表示用出力端子の出力をレジスタの値により固定するこ
とができ、不用な消費電流を無くすことにより低消費電
力化全図ることができる。
表示用出力端子の出力をレジスタの値により固定するこ
とができ、不用な消費電流を無くすことにより低消費電
力化全図ることができる。
第１図はこの発明の一実施例による液晶表示用出力回路
の回路図、第２図は信号波形図、＠３図は従来の液晶表
示用出力回路の回路図である。 図において、（１）はデータラッチ、（２）はエクスク
ル−シブＯＲ回路、（３）は２ＡＮＤ回路、（４）はＰ
チャネルトランジスタ、 （５）はＮチャネルトランジ
スタ。 （６）はプログラマブルレジスタ、（７）は出力端子で
ある。 なお１図中、同一符号は同一 又は相当部分を示す〇
の回路図、第２図は信号波形図、＠３図は従来の液晶表
示用出力回路の回路図である。 図において、（１）はデータラッチ、（２）はエクスク
ル−シブＯＲ回路、（３）は２ＡＮＤ回路、（４）はＰ
チャネルトランジスタ、 （５）はＮチャネルトランジ
スタ。 （６）はプログラマブルレジスタ、（７）は出力端子で
ある。 なお１図中、同一符号は同一 又は相当部分を示す〇
Claims (1)
- 液晶駆動回路を内蔵したマイクロコンピユータの液晶駆
動用のデータ信号と、プログラマブルレジスタからの出
力信号とを入力とする論理回路の出力を、液晶表示用の
第２のデータ信号とし、第２のデータ信号により液晶表
示用のドライブ回路を動作させるようにし、プログラマ
ブルレジスタの値により液晶の点灯・消灯に拘わらず、
第２のデータ信号を固定できることを特徴とする液晶表
示用出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26191888A JPH02108095A (ja) | 1988-10-18 | 1988-10-18 | 液晶表示用出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26191888A JPH02108095A (ja) | 1988-10-18 | 1988-10-18 | 液晶表示用出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02108095A true JPH02108095A (ja) | 1990-04-19 |
Family
ID=17368542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26191888A Pending JPH02108095A (ja) | 1988-10-18 | 1988-10-18 | 液晶表示用出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02108095A (ja) |
-
1988
- 1988-10-18 JP JP26191888A patent/JPH02108095A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| JPS635553A (ja) | バツフア回路 | |
| JP3573984B2 (ja) | 液晶駆動集積回路 | |
| JPH09127480A (ja) | Ｌｃｄディスプレイ駆動装置 | |
| KR100823413B1 (ko) | 레귤레이터 회로 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| US4309701A (en) | LSI Device including a liquid crystal display drive | |
| JPH09244585A (ja) | ラッチ機能付きレベルシフタ回路 | |
| JPH02108095A (ja) | 液晶表示用出力回路 | |
| JP3108307B2 (ja) | 液晶駆動回路 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 | |
| KR100373340B1 (ko) | 박막트랜지스터-엘시디의 소오스 드라이버 | |
| JPS5831215Y2 (ja) | 電源供給制御回路 | |
| JPS6242313B2 (ja) | ||
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| KR100510441B1 (ko) | Lcd 구동 계조전압 제어회로 | |
| JPH05232447A (ja) | 半導体装置 | |
| JPH11284437A (ja) | 発振回路 | |
| JPH06318049A (ja) | 液晶表示器セグメントドライブ回路 | |
| JP2573468B2 (ja) | デコード回路 | |
| JPH0968948A (ja) | 液晶駆動回路 | |
| JP3930191B2 (ja) | Ｔｔｌ入力受けシュミット入力回路 | |
| JPH0688955A (ja) | アナログ液晶表示装置 | |
| JPH0756537A (ja) | 液晶駆動回路 |