JPH021085A - データ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、論理回路のデータ入力装置、特にワンチップ
マイクロコンピュータにおけるデータ入力装置に関する
ものである。

ワンチップのマイクロコンピュータは、例えばその演算
部（ＣＰＵ）、メモリ、入出力部等を構成するための回
路素子が公知のＬＳＩ技術によって１つの半導体基板上
に構成される。この人力部は、通常、人力信号を、２値
信号とみなして入力するように構成される。この場合の
入力部における論理スレッショールド電圧は、例えばト
ランジスタ・トランジスタ・ロジック回路から出力され
る信号レベルを判別するためのレベルのような、適当な
値の固定レベルとされる。

しかしながら、マイクロコンピュータを種々の用途に使
用できるようにするために、上記入力部は、独々の論理
スレッショールド電圧を取り得るように構成されること
によって種々の信号発生装し・／・″Ｆ　発台 置から出力される信号を入力し得るようにされているこ
とが望ましい。また、この場合において、ＬＳＩとして
構成されるマイクロコンピュータは、その外部端子が増
加させられないような構成とされている方が望ましい。

従って、本発明の目的は、１つの入力用外部端子を介し
て供給される入力信号を、２種以上の論理スレッショー
ルド電圧で判別し得るようにした論理回路のデータ人力
装置を提供することにある。

以下、実施例により本発明の詳細な説明する。

第１図は、本発明の一実施例の回路プ゛ａツク図である
。

同図において、Ｄ。ないしり、は、マイクロコンピュー
タを構成するＬＳＩの信号人力用外部端子である。

上記外部端子Ｄ０には、インバータ回路ＩＶ、。

及びＩＶ、、から構成されたインプットバッファＢ　Ｐ
　ｏの入力端子、及びコンツクレータＣ’ＭＩ’、の非
反転入力端子が接続されている。

上記イングツトバッファＢ　Ｐ　ｏの出力端子は、絶縁
ゲート電界効果トランジスタ（ＭＩ　Ｓ　ＦＥＴ　）か
ら構成されたスイッチ８１０を介してアドレスバスＢＵ
Ｓを構成する線ｔ０に接続されている。

同様に、上記コア　／”ＦレータＣＭＰ、の出力端子は
、ＭＩＳＦＥＴから構成されたスイッチ３２Ｇを介して
上記線ｔ０に接続されている。

上記外部端子り、には、インバータ回路Ｉ　Ｖ、。

及びＩ　Ｖ、、から構成されたインプットバッファＢＰ
、の入力端子、及びコンツクレータＣＭ　Ｐ　ａの非反
転入力端子が接続されている。上記インプットバッフ７
ＢＰａ及びコン７ぐレータＣＭＰ、の出力端子は、それ
ぞれスイッチＳｔａ及び８２６を介してデータバスＢＵ
Ｓ１？Ｍ成する線ｔ６に共通接続されている。

上記コン７ぐレータＣＭＰＯないしＣＭ　Ｐ　ａの反転
入力端子は、外部端子り、に接続されている。

上記外部端子り、には、またインバータ回路Ｉ　Ｖ、、
及びＩ　Ｖ２．から構成されたイングツトバッフアＢＰ
マの入力端子が接続されている。

上記イングツトバッファＢＰ、の出力端子はスイッチ８
１？を介してデータバス１３Ｕｓを構成する線ｔ、に接
続されている。

上記イングツトバッファＢＰ、ないＬＢＰ？ＣＤ出か端
子に接続されたスイッチ８．０ないしＳｔ？は、その制
御端子、すなわちゲートａ極が線ｔ、に共通接続されて
いる。

同様に、上記コンツクレータＣ”ＭＰＯないしＣＭＰ６
の出力端子に接続されたスイッチＳ、。ないしＳｔａは
線ｔ９に共通接続されている。

上記線ｔ８　＋　ｔ、は、レジスタ几Ｇの出力信号が供
給されるデコーダ回路ＤＥＣの出力端子に接続されてい
る。

上記レジスタＲ，Ｇは、アドレスバスＡＢＵＳに接続さ
れる入力端子、データ読み込み制御信号が供給される端
子Ｗ及びリセット信号が供給される端子几を持っている
。上記端子Ｗ及び几には、図示しない制御回路から上記
信号が供給される。

この実施例においては、特に制限されないが、上記イン
プットバッファＢＰ、ないしＢＰ、は、その論理スレッ
ショールド電圧が、公知のトランジスタ・トランジスタ
・ロジック（Ｔ　Ｔ　Ｌ　）回路から出力される信号レ
ベルを判別するためのレベルと一致させられる。

なお、上ス己インフ０ットパノファｌ３Ｐ０ないしＢＰ
ｙを構成するための各インバータ回路は、例えば第２図
て示されたように、ゲート・ソース間が接続されたデイ
ン０レノジヨンモードの負荷ＭＩＳＦＥＴＱ、及びエン
ハンスメントモードの駆動Ｍ　Ｉ　Ｓ　Ｆ　ＥＴＱ２か
ら構成される。図示のようなインバータ回路の場合、そ
の論理スレッ７ヨールド電圧は、負荷ＭＩ８ＦＥＴＱ＋
と駆ｔＪｈＭＩｓＦＥＴＱ２（７）１１１１対的な大き
さを変更することによって変更することができる。

上記コン７ぐレータＣＭＰ、ないＬＣ’ＭＩ’６　（７
）すれぞれは、例えば、１３図に示されたような構成と
される。

第３図忙おいては、ＭＩＳＦＥＴＱ！ないしＱ７によっ
て第１段目差動増幅回路が構成され、Ｍ　Ｉ　８　Ｆ　
ＥＴＱ８ないしＱ１０によって第２段目差動増幅回路が
構成されている。上肥培１段目差動増幅回路において、
特に制限されないが、ＭＩＳＦＥＴＱ、は、りａツクパ
ルスＣＰによって駆動される。

その結果として、第３図のコンノぐレータは、クロック
・ぐルスＣＰが供給されたときに動作状態にされる。

なお、第１図ないし第３図において、各Ｍ　Ｉ　Ｓ　Ｆ
ＥＴは、ｎチャンネル型とされる。Ｑｌのようなデイグ
レソションモードのＭＩＳＩ”ＥＴは、Ｑ２のようなエ
ンハンスメント先−ドのＭＴＳＦＥＴと異なった記号と
されている。

第１図の実施例に従うと、外部端子Ｄ０ないしＢ７に供
給される入力信号は、それぞれ対応するイニ／２ノドバ
ッファＢ　Ｐ。ないしＢＰ、によってそれぞれのレベル
が判別され、また上記外部端子ＤｏないしＢ７のうちの
ＤｏないしＢ６に供給される入力信号は、それぞれ対応
するコンパレータＣＭＰ。ないしＣＭ　Ｉ’。ＩＩＣよ
ってそれぞれのレベルが判別される。

上記イングツトバッファＢＰ０ないしＢ１）７　もしく
は上記コンパレータＣＭ　Ｐ　ｏないしＣ＋ＶＩＰ。

の出力１言号は、スイツ゛チＳＩＧないしＳ１７もしく
はＳ２ｏないしＳ２６がマイクロコンピュータのプログ
ラムに従ってスイッチ制御されることに従って内部デー
タバスＢＵＳに転送される。

例えば上記外部端子り。ないしり、に、ＴＴＬ回路もし
くはそれと同様な出力特性を持つ回路（図示しない）の
出力端子が結合されている場合、先ず、Ｈｔａのレベル
をハイレベルにさせるためのデータ信号が図示しないメ
モリもしくはレジスタからアドレスバスＡＢＵＳに出力
さｎる。

次に、レジスタ几Ｇの端子Ｗに、読み込み制御信号が供
給される。これによって、上記アト９レスバスにおける
データが上記レジスタＲ，Ｇに読み込まれる。デコーダ
回路ＤＥＣは、上記レジスタ几Ｇの出力信号をデコード
し、上記線り、をハイレベルにさせる。

上記４％ｌ　／＝　、におけるハイレベル信号によって
スイッチＳＩＯないし８１７がオン状態にされ、その結
果、インプットバッファＢＰ、ないしＢＰ、の出力ｆｙ
号が、データバスＢ［ＪＳの対応する線ｔ。ないしｔ７
に供給される。

上記データバスＢＵＳに供給された信号は、図示しない
レジスタもしくはメモリに読み込まれる。

次に、上記レジスタ几Ｇの端子几にリセット信号が供給
される。これに応じて、デコーダ回路Ｄ　Ｅ　Ｃ”から
線ｔ、に供給されている信号はロウレベルにもどされ、
上記スイッチＳ１゜ないし８１？はオフ状態にされる。

上記スイッチＳ１０ないし８１？がオフ状態にされるこ
とによって、上記イングツトバッファＢＰ、ないしＢＰ
、の出力端子とデータバス＋３　Ｕ　Ｓとが電気的に分
離される。これによって、上記データバスＢ［ＪＳを、
図示しない他の回路によって支配させることができるよ
うになる。

コンパレータＣＭＰ、ないしＣ’ＭＰ、の出力信号をデ
ータバスＢＵＳに転送させる場合は、同様に１、ｔｏｔ
ｏをハイレベルにさせるためのデータ信号をレジスタＲ
Ｇ　Ｋセットさせれば良い。なお、この場合、ＬＳＩの
外部に適当なバイアス回路を設け、このバイアス回路か
ら出力される電圧を論理スレッショールド電圧として、
外部端子り、を介してコンパレータＣＭＰｏないしＣＭ
　Ｐ　ｅの反転入力唱子に供給することになる。

なお、上記コンパレータＣＭＰｏないＬＣＭＰ６の非反
転入力端子には、２値信号だけでなく、例えばサーミス
タを使用した温度検出回路のようなアナログ回路から出
力されるアナログ信号をも供給するようにすることがで
きる。上記第１図の入力装置を備えるＬＳＩ化されたマ
イクロコンピュータは、従って比す咬的多くの用途にお
いて防用され得る。

第１図の人力装置は、上記のように、少ない外部端子し
か必要としない。

第４図は、本発明の他の実施例の構成図である。

同図において信号入力用外部端子ＩＰには互いにスレッ
ショールド電圧の異なる′ＯＬ数個のインプットバッフ
ァＶＴＩＩＩ〜Ｖ７ｏｎ　　の入力端子が共通接続配置
されており、また上記各イングツトバッファＶｔｕｌ〜
ＶＴＩＩｎの出力端子とＩ、ＳＩ内部のデータバスＢＵ
Ｓとの間にそれぞれアドレススイッチＳ。

〜Ｓ０が接続されている。この実施例では、スイツチＳ
宜ないしＳＢのうち、所望のものが前記実施例と同様な
方法によってスイッチ制御される。

その結果、所望のスレッショールド電圧によってレベル
判別された信号がデータバスＢＵＳに転送されることに
なる。

第５図は本発明の他の実施例で、前記第４図のインプッ
トバッファＶｔｎ１〜ＶＴＩＩｍの代りにコンパレータ
ＣＭＰ、〜ＣＭＰｆｉを用いたものである。

上記第４図及び第５図の実施例によると、ＬＳＩの外部
には、スレッショールド電圧を形成するための回路を設
けなくても良い。

以上説明したように、本発明によれば、所望のスレッシ
ョールド電圧によって判別すべき入力信号を同一のＬ　
Ｓ　Ｔ入力ピン（外部端子］に入力し、２種以上の判定
値により人力信号を判定読込みができるようにしたので
、ＬＳＩの入力ピンの多機能化ができ、かつＬＳＩの小
型化ができる。

【図面の簡単な説明】

？Ａ′ｒＪ１図は、実娩例の論理回路のデータ入力装置
の一例を示す図、第２図ｔユ、インバータ回路の回路図
、第３図は、コンパレータの回路図、第４図は、本発明
の他の実施例の構成を示す図、第５図は、本発明の更に
他の実施例の構成を示す図である。 ＤＯ−Ｄ、　、　　Ｉ　１）・・・入力ビン、ＢＰｏ　
−ＢＦ２　。 Ｖ　Ｔ　ＩＩ　ｌ〜Ｖ〒Ｉｌａ・・・インプットインパ
ーク、８１〜ＳＩ、・・・スイッチ、ＢＵＳ・・・ＬＳ
Ｉ内部データバス、ＣＭＰｏ　〜Ｃへ４ｐＨ・・・コン
パレータ。 ぢ　４　　凹 高　５　巳

Claims (1)

1. 【特許請求の範囲】 １、マイクロコンピュータにおけるデータ入力装置であ
   って、外部端子を介して供給される入力信号のレベルを
   判別するコンパレータ回路を備えてなり、上記コンパレ
   ータ回路は、パルス信号によってその動作状態が制御さ
   れるようにされてなることを特徴とするデータ入力装置
   。 ２、上記コンパレータ回路は、入力信号レベルの判別を
   行なう入力ＭＩＳＦＥＴと、上記入力ＭＩＳＦＥＴと直
   列接続され上記パルス信号によってスイッチ動作される
   スイッチＭＩＳＦＥＴとを備えてなることを特徴とする
   特許請求の範囲第１項記載のデータ入力装置。