JPH0210871A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0210871A JPH0210871A JP16284088A JP16284088A JPH0210871A JP H0210871 A JPH0210871 A JP H0210871A JP 16284088 A JP16284088 A JP 16284088A JP 16284088 A JP16284088 A JP 16284088A JP H0210871 A JPH0210871 A JP H0210871A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- wiring
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、主としてＡｕ等を配線金属材料として用い
ている金属配線の信頼性を向上させた半導体装置に関す
るものである。
ている金属配線の信頼性を向上させた半導体装置に関す
るものである。
〔従来の技術）
第２図に従来のＭｏ層をバリアメタルとして使用してい
る配線金属の層構造を示す。
る配線金属の層構造を示す。
通常、配線金属の層構造は、第２図に示すように、Ｔ
ｉ ／ Ｍ ｏ ／ Ａ ｕ構造になっている。すなわ
ち、第２図において、１は半導体基板、例えばＧａＡｓ
基板、２は付着力を増すためのＴｉ層、３はバリアメタ
ルとなるＭｏ層、４は配線層であるＡｕ層であり、最下
層のＴｉ層２は、下地のＧａＡｓ基板１ないしは絶縁膜
との付着力を増すために形成され、第２層のＭｏ層３は
、Ａｕ層４がＧａＡｓ基板１に拡散するのを防ぐバリア
メタルとして用いている。
ｉ ／ Ｍ ｏ ／ Ａ ｕ構造になっている。すなわ
ち、第２図において、１は半導体基板、例えばＧａＡｓ
基板、２は付着力を増すためのＴｉ層、３はバリアメタ
ルとなるＭｏ層、４は配線層であるＡｕ層であり、最下
層のＴｉ層２は、下地のＧａＡｓ基板１ないしは絶縁膜
との付着力を増すために形成され、第２層のＭｏ層３は
、Ａｕ層４がＧａＡｓ基板１に拡散するのを防ぐバリア
メタルとして用いている。
（発明が解決しようとする課題）
従来の半導体装置の配線金属は、上記のような層構造に
なっているため、半導体装置のプロセス過程でＡｕ層４
を形成後、高温炉などで処理する場合、Ｍｏ層層上上Ａ
ｕが横方向に拡散し、Ｍｏ層３の側壁を通って、下地の
ＧａＡｓ基板１あるいは最下層のＴｉ層２と反応してし
まうという問題点が明らかとなった。特に下地がＧａＡ
ｓ基板１の場合、ＡｕがＧａＡｓ中に拡散し、ＦＥＴな
どへの悪影響が懸念される。
なっているため、半導体装置のプロセス過程でＡｕ層４
を形成後、高温炉などで処理する場合、Ｍｏ層層上上Ａ
ｕが横方向に拡散し、Ｍｏ層３の側壁を通って、下地の
ＧａＡｓ基板１あるいは最下層のＴｉ層２と反応してし
まうという問題点が明らかとなった。特に下地がＧａＡ
ｓ基板１の場合、ＡｕがＧａＡｓ中に拡散し、ＦＥＴな
どへの悪影響が懸念される。
この発明は、上記のような問題点を解消するためになさ
れたもので、バリアメタル上での金属配線の横方向の拡
散を防止した半導体装置を得ることを目的とする。
れたもので、バリアメタル上での金属配線の横方向の拡
散を防止した半導体装置を得ることを目的とする。
この発明に係る半導体装置は、基板上に少なくともバリ
アメタルとなるＭｏ層、Ｔｉ層、Ａｕ層を順次積層した
金属配線を備えたものである。
アメタルとなるＭｏ層、Ｔｉ層、Ａｕ層を順次積層した
金属配線を備えたものである。
（作用）
この発明においては、バリアメタルとなるＭ。
層と配線層であるＡｕ層の間にＴｉ層を設けたことによ
り、ＭＯ層上で見られるようにＡｕの横方向の拡散が防
止される。
り、ＭＯ層上で見られるようにＡｕの横方向の拡散が防
止される。
（実施例）
この発明の一実施例を第１図について説明する。
第１図に示すように、この実施例においては、Ｎｏ層３
とＡｕ層４の間にＴｉ層２を設け、Ｔｉ、／ Ｍ ｏ
／ Ｔ ｉ ／ Ａ ｕの４層構造になっている。
とＡｕ層４の間にＴｉ層２を設け、Ｔｉ、／ Ｍ ｏ
／ Ｔ ｉ ／ Ａ ｕの４層構造になっている。
なお、下地との付着力に問題がない場合は、Ｍ Ｏ／
Ｔ ｉ ／ Ａ ｕの３層構造でも良く、最下層のＴｉ
層２については設けなくてもよい。
Ｔ ｉ ／ Ａ ｕの３層構造でも良く、最下層のＴｉ
層２については設けなくてもよい。
以上説明したように、この発明は、基板上に少なくとも
バリアメタルとなるＭｏ層、Ｔｉ層、Ａ１層を順次積層
した金属配線を備えたので、たとえ配線金属形成後、高
温炉などで処理を行っても、配線層であるＡｕ層が下地
などと反応することなく、信頼性が向上する効果がある
。
バリアメタルとなるＭｏ層、Ｔｉ層、Ａ１層を順次積層
した金属配線を備えたので、たとえ配線金属形成後、高
温炉などで処理を行っても、配線層であるＡｕ層が下地
などと反応することなく、信頼性が向上する効果がある
。
第１図はこの発明の半導体装置の配線構造の一実施例を
示す配線金属の層構造の断面図、第２図は従来の配線金
属層構造を示す断面図である。 図において、１はＧａＡｓ基板、２はＴｉ層、３はＭｏ
層、４はＡｕ層である。 なお、各図中の同一符号は同一または相当部分を示す。
示す配線金属の層構造の断面図、第２図は従来の配線金
属層構造を示す断面図である。 図において、１はＧａＡｓ基板、２はＴｉ層、３はＭｏ
層、４はＡｕ層である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 基板上に少なくともバリアメタルとなるＭｏ層、Ｔｉ層
、Ａｕ層を順次積層した金属配線を備えたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16284088A JPH0210871A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16284088A JPH0210871A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210871A true JPH0210871A (ja) | 1990-01-16 |
Family
ID=15762244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16284088A Pending JPH0210871A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210871A (ja) |
-
1988
- 1988-06-29 JP JP16284088A patent/JPH0210871A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6373660A (ja) | 半導体装置 | |
| KR890015370A (ko) | 반도체 장치 및 그 제조방법 | |
| KR890007386A (ko) | 반도체 장치 및 그 제조방법 | |
| US5242099A (en) | Method of die bonding semiconductor chip | |
| JPH0210871A (ja) | 半導体装置 | |
| JPS6439035A (en) | Semiconductor device | |
| JPS60111450A (ja) | 半導体集積回路装置 | |
| JPH03192768A (ja) | 半導体装置 | |
| JPH10135150A (ja) | ワークピースの処理方法 | |
| JPS63237534A (ja) | Ｌｓｉチツプのダイパツド構造 | |
| JPS561547A (en) | Semiconductor device | |
| JPS6066465A (ja) | 半導体装置 | |
| JPH01164049A (ja) | 半導体装置 | |
| JPH0448627U (ja) | ||
| JPS6481236A (en) | Semiconductor integrated circuit device | |
| EP0315980A3 (en) | Semiconductor device having conductive layers | |
| JPS61198651A (ja) | 半導体集積回路装置 | |
| JPS63141360A (ja) | 半導体装置 | |
| KR920013629A (ko) | 반도체장치 | |
| JPS56161655A (en) | Multilayer aluminum wiring for semiconductor device | |
| KR880002412A (ko) | 다층기판 형성시 배선 손상 방지방법 | |
| JPS6365646A (ja) | 半導体装置 | |
| JPS57181141A (en) | Semiconductor device | |
| JPS6324642A (ja) | 半導体装置 | |
| JPH02271531A (ja) | 集積回路 |