JPH0210878A - 電力用素子 - Google Patents

電力用素子

Info

Publication number
JPH0210878A
JPH0210878A JP1085625A JP8562589A JPH0210878A JP H0210878 A JPH0210878 A JP H0210878A JP 1085625 A JP1085625 A JP 1085625A JP 8562589 A JP8562589 A JP 8562589A JP H0210878 A JPH0210878 A JP H0210878A
Authority
JP
Japan
Prior art keywords
recess
support member
tab
terminal leads
element support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1085625A
Other languages
English (en)
Inventor
Lynn Karl Wiese
リン、カール、ウイーゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH0210878A publication Critical patent/JPH0210878A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/80Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H10F55/25Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electronic Switches (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光結合部を介して励起が行われることにより
入力端子と出力端子との間で広範囲に亘って高電圧絶縁
が実現されるようにした電力用素子、特に光励起式半導
体スイッチング素子に関する。さらに詳細に言えば、本
発明は固体リレーをパッケージソゲするために便利でコ
スト的に良好な技術によって形成された高電圧絶縁を改
善することに関する。
〔従来の技術〕
従来の固体素子は組立の間連続処理作業のために連続供
給するリールに巻回された帯状形のリードフレームを使
用することによって製造されていた。例えば、このよう
なパッケージング方法は低電圧信号への適用に関する米
国特許第4214364号明細書に開示されている。こ
の方法の最終段階ではトリミング作業の前にトランスフ
ァモールドが通常行われ、それによって連続するパッケ
ージ間を橋絡している金属材料が切断される。このよう
な低電圧信号への適用のために、能動または受動電気・
電子デバイスがマウントされる基板を絶縁することは比
較的N1thかつ容易に行われる。
〔発明が解決しようとする課題〕
固体リレーやホトカプラーの如きパワーデバイスの場合
には、従来技術の連続処理ステップによって金属基板の
有効な絶縁を図るパワーデバイス等はこれらに対して共
通な高電圧サージによる重要な問題を有している。特に
、リードフレーム内に支持された金属基板は電圧サージ
に耐え得るように完成パッケージ内では電気的に絶縁さ
れることが必要である。連続的なパッケージング技術の
ステップにおいては、トリミング作業は通常はアース電
位に対して比較的短いアーク路を存する基板に接続され
た金属遮断部を露出させる。このようなパワーデバイス
は熱発散の要求を満たすために内部基板からヒートシン
クに到り熱伝導を高める平坦状マウント表面を有してい
る。このようなヒートシンクは高熱伝導と有効な発散の
ために通常は金属で構成されるので、高電圧サージが基
板とヒートシンクとの間を橋絡するかまたは両者の間に
アークを形成する。
その一つの解決方法によれば、一種のセラミック材料の
ような絶縁基板が装備されるが、しかしながらその使用
は例えばパッケージングプロセスにおいて材料の許容温
度範囲以上の温度に加熱することを必要とするろう付け
によって金属リードを取付けるための特別な処理ステッ
プを必要とするやセラミック基板のコストおよびその使
用に付随する特別な処理のために、かかる解決方法はセ
ラミック基板を装備している電力用素子の総コストを増
大させている。同様に、セラミック材料の脆弱性はそれ
らのパッケージに機械的損傷を比較的少は易くさせてい
る。
そこで、本発明は、パッケージの外部環境に対して金属
基板の高電気絶縁が図られるような、金属基板を利用し
た電力応用のためのパッケージング技術を提供すること
を課題とする。
本発明の他の課題は、著しく大きな付加的なコスト増を
招くことなく、高電圧サージに耐える電気絶縁を得るこ
とにある。
本発明のさらに他の課題は、手間が掛かったりまた煩わ
しかったりする処理ステップを付加することなく、適用
される外部環境に対して基板の高電気絶縁を得ることに
ある。
〔課題を解決するための手段〕
概括的に言えば、本発明は回路エレメントがマウントさ
れる内部金属基板を有する電子回路素子等のためのモー
ルドパッケージの形状を得るものである。モールドパッ
ケージは内部金属基板とその外部個所との電位差によっ
て生じる電圧サージを受ける。モールドパッケージは、
このモールドパッケージが形成されるまで内部金属基板
を支持している支持部材の遮断点が配置された少なくと
も一つの窪み部を有している。遮断点は窪み部の最も内
側の部分に配置される。
従って、本発明は、上述した課題を解決するために、電
力用素子は回路エレメントをマウントするために内部エ
レメント支持部材を有するモールド本体を含み、このモ
ールド本体は内部エレメント支持部材と回路エレメント
とを包み込むためにリードフレーム上にトランスファモ
ールドによって成形され、エレメント支持部材はリード
フレーム間を橋絡する少な(とも一つのタブによって支
持され、モールド本体は前記少なくとも一つのタブが配
置された少なくとも一つの窪み部を有し、前記少なくと
も一つのタブは、電圧サージに耐え得るようにエレメン
ト支持部材を絶縁するために前記少なくとも一つの窪み
部の最も内側の部分に、予め与えられた遮断点を形成す
る薄肉部分を有することを特徴とする。
本発明の実施態様によれば、少なくとも2個の窪み部が
設けられ、これらにはそれぞれ金属基板の支持部材に形
成された遮断部が配置される0回路素子は複数個のリー
ドを含んでおり、それらのリードの内部自由端はモール
ドパッケージ内に配置された回路エレメントの電極に接
続されている。
詳細に述べれば、4個のリードが設けられ、その内2個
は入力端子として使用され、他の2個は出力端子として
供給される。固体素子が電子回路素子として使用される
場合には、発光半導体が2個の入力端子に接続され、光
トライアックが発光半導体の光放射に応答してターンオ
ンすることによって2個の出力端子間に導電路を形成す
る。
【実施例〕
次に、本発明の実施例を図面に基づいて詳細に説明する
図面において同一部分には同一符号が付されている。第
1図においてはリードフレームの一部分が全体を10で
示され、このリードフレーム10は11.12.13で
示された3個のチップまたはグイ位置を有している。リ
ードフレームは間隔をおいた平行な側辺部材14と間隔
をおいた平行な横方向部材16とを有している。
可動ウェブ部材15は常設される目的を存さないので二
点鎖線にて仮想的に示されており、素子本体がモールド
された後可動ウェブ部材15が除去されるまでリードフ
レーム内で一時的な支持を行うために使用される。
横方向部材16は側辺部材14間に延在して側辺部材1
4を結合する。各横方向部材16は一方の側面がピンま
たは端子21〜24の狭小端部のための支持部を構成し
、かつその一方の側面とは反対側の側面が若干変則的な
形状に成形された金属基板28のための2個の支持タブ
26.27を構成している。基板28の突出領域はダイ
チップパッド29を構成している。ピンまたはリード2
1〜24の自由端部はワイヤボンディングに便利なよう
にするためにパッド29の近辺へ案内されている。
第2図は第1図のリードフレームlOの2−2線に沿っ
た断面図である。この第2図から明らかなように、チッ
プマウントパッド29はリードフレーム10の平面全体
から少し下げられて成形されている。このような配置に
よれば、パッド29上への光トライアックチップのマウ
ントを容易になる。なお、発光ダイオードはり一部22
上に設置されてリード21に電気的に接続される。この
場合、リード21.22は発光ダイオードのための入力
端子対を構成し、光トライアックは出力リード23.2
4に接続される。この実施例においては入力デバイスと
しての発光ダイオードと出力デバイスとしての光トライ
アックとが一緒に使用されているが、人力電子部品と出
力電子部品とは種々多様な組み合わせが有利に可能であ
る。さらに、本発明の原理は多数の電力応用機器におけ
るサージ等の高電位に耐えるように充分に絶縁された金
属基板を有するのが望ましい電気・電子素子に容易に適
用可能である。
第3図は第1図の3−3線に沿った断面図である。第3
図に示された断面図は第1図における全てのタブ26.
27の特徴を示している。特に第3図においては断面を
薄くされた遮断部31が示されている。各タブ26.2
7における遮断部31はタブ26.27に対して遮断点
を精密に配置するためにエツチングまたは他の成形方法
によってほぼ半分の厚さに形成されている。この遮断部
31はリードフレーム10の裏側から成形されているが
、原理的には表側または裏側の何れの側から成形しても
よい。
第4図はリードフレーム10のグイ位置に対応して置か
れたトランスファモールドパッケージ32を示す、マウ
ントの目的で、孔33は適当なヒートシンクにパッケー
ジ完成品を固定するために設けられている。第5図はタ
ブ26.27の遮断部31の一つをそれぞれ含んでいる
切欠36.37の一方の個所でパッケージを通る第4図
の5−5線に沿った断面図を示す。本発明の第1の特徴
は切欠36.37の内部の奥の方に遮断部31の遮断点
を配置することである。このような配!により、アーク
路の長さは遮断部が第4図のパッケージの側壁38に形
成される場合よりも著しく増大する。さらに、アーク路
の長さは切欠36.37の寸法を適切に選定することに
よっても容易にコントロールすることが出来る。
第6図は第4図において切欠36.37およびマウント
孔33を這る線6−6に沿ったパッケージの断面図を示
す、第6図においては、それぞれ1つの遮断部31がそ
れぞれの切欠の底部に配置されている。しかも、遮断部
31は第5図に示したように各切欠36.37の内部の
奥の方に配置されている。第4図、第5図および第6図
から明らかなように、本発明の図示された実施例の範囲
内に在る電力用素子の動作において経験したことから考
えればピーク電圧サージを超過するような電圧を存する
非常に長いアーク路が形成されることによってのみ通過
することの出来る非常に有効な絶縁バリヤを構成するた
めに、各遮断部31はモールド32の多量の絶縁材料に
よって取り囲まれている。
第7図は端子リード21〜24と、マウント孔33と、
切欠36.37とを有する単一モールドパッケージ32
の外観図を示す、モールドパッケージ32のための典型
的な内部回路図は第8図に概略が図示されている0発光
ダイオード41は光結合路43を介して第8図のモール
ドパッケージ32内の光トライアック42に照射される
光エネルギーを放射する。実際には、ダイオード41は
光結合路43を形成する透明材料のビーズ内に光トライ
アック42と共に設けられた赤外線発光ダイオードとし
ても良い、光結合装置は周囲光が光トライアックに作用
するのを防ぐために濃い黒に着色されたパッケージ32
の絶縁材料内に入れられる。パッケージ32の黒色化は
同様にその輻射熱の発散を高める。さらに、ゼロ電位ク
ロス検知回路44がリード23.24間における交流線
間電圧のゼロクロス点でトライアック42を点弧させる
ことが出来る。
遮断部が置かれる窪み部または切欠の幾何学的形状の利
点は、製造プロセスにおいて付加的なモールドまたはポ
ツティングステップを省略することが出来ることである
上述した素子パッケージ用のヒートシンクは平坦面を本
質的に存することが考慮されるのであるが、ヒートシン
クはマウント装!(通常はマウント孔)を有する素子本
体を締付けるクリップの形を採ることが出来る。素子が
ヒートシンクに平坦にマウントされると、孔33はねじ
のための通路または本体をヒートシンクに固定したりま
たヒートシンク自体を固定したりする他の軸方向固定手
段のための通路を構成する。何れにしても、上述の原理
は周囲から絶縁されることが必要である金属基板を入れ
られたモールドパッケージに対して多く適用される。こ
れらの場合、パッケージ内に収容された実際の内部回路
装置はその適用に合った好ましい形状にすることが出来
る。
以上全ての目的および利点を達成する新規なバッキング
装置について説明した。しかしながら、優れた実施例を
開示した本発明の明細書および図面を斯酌すれば、本発
明について多くの変更、修正、変形および他への使用と
適用を技術的に良好に行えることが明らかになろう0例
えば、上述の物理的配置を適当に変形することが出来る
ことが明らかになろう。例えば、金属基板のための遮断
部の配置に対応して切欠を設ける代わりに、遮断部に対
応する位置に穴明けを行ってもよい、このような装置に
おいては、穴明けは遮断部を備えるのに丁度充分である
ように設定された深さにて行われ、それにより遮断部は
円筒状窪み部の底部に収容されるようになる0本発明の
精神および範囲を逸脱しないような全ての変更、修正、
変形および他への使用および適用は特許請求の範囲に限
定されている本発明に包含される。
【図面の簡単な説明】
第1図は連続リードフレームにおける連続パッケージン
グ位置を示す概略図、第2図は第1図における2−2線
に沿った断面図、第3図は第1図における3−3線に沿
った断面図、第4図は第1図のリードフレームのパフケ
ージング位置の一つにおけるモールドパッケージ本体の
構成を示す概略図、第5ryJは第4図における5−5
線に沿った断面図、第6図は第4図における6−6線に
沿った断面図、第7図は第1図のリードフレームに利用
される単一パッケージの外観図、第8図は第7図のパッ
ケージ内に取付けられる通常のチップの内部概略図であ
る。 10・・・リードフレーム 1112.13・・・チップまたはグイ位置14・・・
側辺部材 16・・・横方向部材 21.22.23.24・・・ビンまたはリード26.
27・・・支持タブ 28・・・金属基板 29・・・チップマウントパッド 31・・・遮断部 32・・・トランスファモールドパッケージ33・・・
マウント孔 36.37・・・切欠 41・・・発光ダイオード 42・・・光トライアック 43・・・光結合部 44・・・ゼロ電位クロス検知回路

Claims (1)

  1. 【特許請求の範囲】 1)電圧サージを受け易いカプセル化された電力用素子
    において、前記電力用素子は回路エレメントをマウント
    するために内部エレメント支持部材を有するモールド本
    体を含み、このモールド本体は前記内部エレメント支持
    部材と回路エレメントとを包み込むためにリードフレー
    ム上にトランスファモールドによって成形され、前記エ
    レメント支持部材はリードフレーム間を橋絡する少なく
    とも一つのタブによって支持され、前記モールド本体は
    前記少なくとも一つのタブが配置された少なくとも一つ
    の窪み部を有し、前記少なくとも一つのタブは、電圧サ
    ージに耐え得るように前記エレメント支持部材を絶縁す
    るために前記少なくとも一つの窪み部の最も内側の部分
    に、予め与えられた遮断点を形成する薄肉部分を有する
    ことを特徴とする電力用素子。 2)外部接続を行うためにモールド本体の内部から延ば
    された複数個の端子リードを含み、その端子リードの内
    側端部は回路エレメントの電極に接続されることを特徴
    とする請求項1記載の電力用素子。 3)モールド本体に設けられた第2の窪み部と、内部エ
    レメント支持部材を支持すると共に前記第2の窪み部の
    内側部分に第2の遮断点を形成する第2の薄肉部分が配
    置された第2のタブとを含むことを特徴とする請求項2
    記載の電力用素子。 4)複数個の端子リードは少なくとも一つの窪み部と第
    2の窪み部とが配設された第1の共通周辺側部とは反対
    側に位置するモールド本体の第2の共通周辺側部に配設
    されることを特徴とする請求項3記載の電力用素子。 5)内部エレメントが固定される大きい方の表面上に平
    坦領域を有する内部エレメント支持部材を含み、絶縁モ
    ールド材料のモールド部分が前記内部エレメントを含む
    エレメント支持部材を収容し、少なくとも一つのタブが
    前記エレメント支持部材の外側から前記モールド部分の
    周囲表面に向けて延在して前記内部エレメント支持部材
    を支持し、少なくとも一つのタブが断面を薄くされた遮
    断領域を有すると共に前記モールド部分は前記遮断領域
    の位置に対応して切欠窪みを有し、それにより前記少な
    くとも一つのタブは前記遮断領域が前記切欠窪み部の境
    界に前記エレメント支持部材に対して露出配置され、そ
    れによって前記エレメント支持部材の絶縁は少なくとも
    1kV以上の電圧サージに耐え得ることを特徴とするパ
    ッケージ素子。 6)絶縁材料のモールド本体と電圧サージに耐え得るよ
    うに絶縁されることを必要とする内部エレメント支持部
    材とを含み、前記モールド本体はこのモールド本体の外
    表面から内部へ向けて延在する少なくとも一つの窪み部
    を有し、この窪み部内に配置された遮断点は前記内部エ
    レメント支持部材のための支持部を構成する部材から残
    され、それによって前記窪み部は前記遮断点から前記内
    部エレメント支持部材の電位差を有する個所に到る電位
    アーク路の距離を増大させることを特徴とする電力用半
    導体素子。 7)モールド本体に設けられた第2の窪み部と、内部エ
    レメント支持部材を支持すると共に前記第2の窪み部の
    内側部分に第2の遮断点を形成する第2の薄肉部分が配
    置された第2のタブとを含むことを特徴とする請求項6
    記載の電力用半導体素子。 8)外部接続を行うためにモールド本体の内部から延ば
    された複数個の端子リードを含み、その端子リードの内
    側端部は回路エレメントの電極に接続されることを特徴
    とする請求項7記載の電力用半導体素子。 9)複数個の端子リードは少なくとも一つの窪部みと第
    2の窪み部とが配設された第1の共通周辺側部とは反対
    側に位置するモールド本体の第2の共通周辺側部に配設
    されることを特徴とする請求項8記載の電力用半導体素
    子。 10)複数個の端子リードは2個の入力端子リードと2
    個の出力端子リードとを含み、内部エレメントは前記2
    個の出力端子リードに接続された光トライアックを含み
    、かつ入力電流に応じて前記光トライアックを光学的に
    駆動するために前記2個の入力端子リードに接続された
    発光半導体を含むことを特徴とする請求項9記載の電力
    用半導体素子。 11)内部エレメントは2個の出力端子リードに加えら
    れる交流電位のゼロクロス点でターンオンするために光
    トライアックに接続されたゼロクロス検知手段を含むこ
    とを特徴とする請求項9記載の電力用半導体素子。 12)発光半導体は赤外線発光ダイオードを含むことを
    特徴とする請求項10記載の電力用半導体素子。
JP1085625A 1988-04-05 1989-04-03 電力用素子 Pending JPH0210878A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17772488A 1988-04-05 1988-04-05
US177724 1988-04-05

Publications (1)

Publication Number Publication Date
JPH0210878A true JPH0210878A (ja) 1990-01-16

Family

ID=22649734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085625A Pending JPH0210878A (ja) 1988-04-05 1989-04-03 電力用素子

Country Status (2)

Country Link
EP (1) EP0336173A3 (ja)
JP (1) JPH0210878A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786633A (ja) * 1993-09-16 1995-03-31 Nec Corp 複合型フォトカプラ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599785B (zh) * 2019-02-21 2021-12-07 深圳市鑫飞宏电子有限公司 一种新型的小体积晶体管封装框架

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786633A (ja) * 1993-09-16 1995-03-31 Nec Corp 複合型フォトカプラ

Also Published As

Publication number Publication date
EP0336173A2 (en) 1989-10-11
EP0336173A3 (en) 1990-04-25

Similar Documents

Publication Publication Date Title
EP0399447B1 (en) Plastic molded type semiconductor device
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
US4107727A (en) Resin sealed semiconductor device
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP3754471B2 (ja) 光結合器用パッケージ・リードフレームおよびその製造方法
US3621338A (en) Diaphragm-connected, leadless package for semiconductor devices
KR960005972A (ko) 수지 밀폐형 반도체 장치 및 그 제조 방법
JPH0383368A (ja) 半導体装置
US5841187A (en) Molded electronic component
JPH0210878A (ja) 電力用素子
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
KR950034638A (ko) 반도체장치
US7087990B2 (en) Power semiconductor device
JP2503920B2 (ja) 光半導体装置およびその製造方法。
JPH03209746A (ja) 半導体パッケージ
JPH02134853A (ja) 絶縁型半導体装置
JPS5935001Y2 (ja) 光双方向性サイリスタ
JPH03101256A (ja) 半導体装置
JPS61234588A (ja) 光半導体素子用サブマウント
KR930005488B1 (ko) 수지밀봉 반도체장치
JPH0247109B2 (ja)
JPH02184056A (ja) 半導体集積回路のパッケージ方法
JP2003051618A (ja) チップ型半導体発光装置
JPS60235443A (ja) 半導体装置
JPH04133451A (ja) 半導体集積回路パッケージ